台积电 | 3纳米正式量产！将在新竹和台中兴建2纳米芯片厂|台中市|台积电|晶圆厂|纳米

来源：科技新报

晶圆代工龙头台积电，展现深耕台湾地区的决心，12月29日在南部科学园区晶圆 18 厂新建工程基地举行3纳米量产暨扩厂典礼，台积电与供应商、营造协力伙伴、地方政府、中国台湾半导体协会及学术界代表，共同见证台积电先进制程缔造的重要里程碑。

台积电表示，在台湾地区深耕 3纳米先进技术及扩建产能，南部科学园区晶圆 18 厂为台积电生产 5 纳米及 3 纳米制程技术的超大晶圆厂 (GIGAFAB Facilities)。12月29 日，台积电宣布 3 纳米制程技术顺利量产，良率优秀，并为第八期晶圆厂上梁。

台积电晶圆 18 厂全厂区投资金额总计超过新台币1兆8600亿元，创造逾 2万3500个营建工作机会，以及超过1万1300个直接高科技工作机会。台积电除了台湾地区持续扩建 3 纳米产能，美国第二期建厂亦同步展开。台积电预估 3 纳米制程技术量产第一年收入优于 5 纳米 2020 年量产时收益，并 3 纳米制程技术将在量产 5 年内释放全世界约 1.5 兆美元终端产品价值。

台积电亦预告台积电全球研发中心 2023 年第二季在新竹科学园区开幕，可进驻8千位研发人员，准备中 2 纳米晶圆厂分别落址新竹与中部科学园区，共计六期工程皆依计划进展。

台积电董事长刘德音致词时表示，台积电保持技术领先，同时深耕台湾，持续投资并与环境共荣，3 纳米量产暨扩厂典礼展现台积电在台湾发展先进技术及扩充先进产能的具体作为，与供应链上下游一同成长，培养未来人才，从设计到制造、封装测试、从设备、到材料，为世界释放最具竞争力的先进制程技术、可靠的产能驱动未来科技的创新。

台积电强调，3 纳米制程技术效能、功耗及面积 (PPA) 及晶体管技术为业界最先进半导体逻辑制程技术，是继 5 纳米 (N5) 制程后另一个全世代制程。相较 N5 制程，3 纳米逻辑密度增加约 60%，或相同速度下功耗降低 30%~35%，并支援创新 TSMC FINFLEXTM 架构。

季度全球半导体封测产业发展趋势分析报告

第一章：半导体封测行业概况
一. 半导体封测行业概述

二. 半导体封测产业链介绍

第二章：半导体封装行业技术发展趋势分析

一. 主要传统封装技术介绍

1.DIP

2.SOP

3.QFP

4.QFN

二. 主要先进封装技术介绍

1. Flip Chip