金融界2024年11月14日消息，国家知识产权局信息显示，佳邦科技股份有限公司取得一项名为“小型积层电感的导体连通与侧边电极形成构造的改进”的专利，授权公告号CN 221994237 U，申请日期为2024年4月。

专利摘要显示，本实用新型涉及一种小型积层电感的导体连通与侧边电极形成构造的改进，晶片本体由多个介面层堆叠所形成，多个该介面层分成下部介面层与上部介面层，下部介面层的每一介面层上各形成第一线圈单元与第二线圈单元，上部介面层的每一介面层上形成第三线圈单元与第四线圈单元；第一线圈单元与第二线圈单元互为反向对称的镜像关系，第三线圈单元与第四线圈单元互为反向对称的镜像关系。于前表面与后表面均形成导电垫的积层电感本体，于其导电垫与多个线圈的连接垫连接成型的晶片本体，于两颗晶片本体上分别形成多个通孔，经过印刷填孔制程，将通孔填满银膏，再经切割、烧结与电镀制程，形成连续面底部导电垫，借此提高电镀效率及可靠性更佳的焊性。

本文源自：金融界

作者：情报员