金融界2024年11月19日消息，国家知识产权局信息显示，惠州市芯瓷半导体有限公司取得一项名为“在制程中可检测电镀厚度的结构”的专利，授权公告号 CN 222016879 U，申请日期为2023年12月。

专利摘要显示，本实用新型公开一种在制程中可检测电镀厚度的结构，包括有陶瓷基板以及第一线路层；该第一线路层通过电镀的方式形成在陶瓷基板的表面；该第一线路层上设置有第一阻镀层，第一阻镀层的表面与第一线路层的表面平齐，第一阻镀层的表面具有测试归零面；该第一线路层的表面和第一阻镀层的表面设置有第二阻镀层，该第二阻镀层上设置有第一开窗和第二开窗。通过在第一线路层上设置有第一阻镀层，以第一阻镀层的表面为测试归零面，并配合在第二线路层的表面形成高度检测面，该高度检测面与测试归零面之间形成高低错位，以便使用外部检测仪器对电镀的厚度进行检测，无需人工挖干膜进行检测，有效提高检测效率，并且不会影响产品外观，为生产制作带来便利。

本文源自：金融界

作者：情报员