台积电1.4nm工艺死磕英特尔，三星代工业务雪崩|nm|三星电子|代工业务|台积电|平均售价|知名企业|英特尔|高通

在半导体行业竞争白热化的当下，台积电与英特尔的“制程军备竞赛”再度升级。

从制程命名到技术路线的贴身肉搏

日前，台积电在北美技术论坛上正式抛出“14A 1.4nm级工艺”，宣布将于2028年上半年量产，从命名到技术参数直接对标英特尔同期规划的“Intel 14A”工艺。这一动作不仅标志着先进制程竞赛进入白热化，更意外地将三星推向尴尬境地——在台积电与英特尔的“双雄对决”中，三星的追赶步伐显得愈发吃力。

台积电与英特尔不约而同地将下一代工艺命名为“14A”（1.4nm级），表面上看似巧合，实则是双方争夺技术话语权的体现。台积电的14A工艺强调系统级优化，试图通过封装和晶体管架构的创新突破物理极限；而英特尔则押注于High-NA EUV光刻机和背面供电技术（PowerVia），宣称其14A将真正实现“反超台积电”。

根据台积电方面的说法，台积电此次公布的14A工艺（A14）并非过渡节点，而是基于第二代GAAFET全环绕纳米片晶体管的全新升级。

相比现有的2nm工艺（N2），A14在同等功耗下性能提升10%-15%，同等性能下功耗降低25%-30%，逻辑晶体管密度提升23%，芯片密度提升20%。更关键的是，台积电同步推出“NanoFlex Pro”架构，允许芯片设计者根据应用需求灵活调整晶体管配置，进一步优化性能、功耗和面积（PPA）。

量产时间上，台积电将14A定于2028年上半年，虽略晚于英特尔14A的2027年目标，但其技术成熟度与供应链准备更显充分。

证据显示，台积电宝山P2工厂已为1.4nm工艺完成设备布局，2027年启动风险试产的计划清晰可期。反观英特尔，其14A工艺虽高调宣发，但需同时解决自身IDM模式（设计制造一体化）的效率瓶颈，量产稳定性存疑。

英特尔前不久将14A工艺定义为“1.4nm级技术”，试图以命名对齐台积电，争夺AI与高性能计算市场话语权。

然而，从台积电此次官宣透露的信息看，台积电制程优势不仅在于技术参数，更体现在代工生态的绝对统治力。目前，苹果已锁定台积电2nm工艺的首批产能，并有望延续至1.4nm节点；AMD、博通等客户亦在排队等候。相比之下，英特尔代工业务尚未形成规模化客户群，其14A工艺能否吸引外部订单仍待观察。

技术竞合下的双面棋局

台积电与英特尔死磕“14A”的同时，一则看似矛盾的行业新闻引发热议：拥有自主研发的18A工艺（约等效1.8纳米）的英特尔，竟将下一代旗舰CPU Nova Lake的2纳米制程订单交给台积电代工。

在全球半导体产业迈向2纳米制程的关键节点，为何手握自研18A工艺（1.8纳米）的英特尔，仍选择向竞争对手“借力”？

英特尔曾多次强调其18A工艺在晶体管密度、能效比等指标上优于台积电的2纳米技术，甚至在与台积电的谈判中以此作为筹码。然而，现实选择却耐人寻味——Nova Lake的制造权最终花落台积电。

从技术上看，英特尔18A工艺采用RibbonFET全环绕栅极（GAA）晶体管和PowerVia背面供电网络（BSPDN）技术，相较前代英特尔3工艺，在相同电压下性能提升25%，功耗降低36%，晶体管密度提升30%以上。

其背面供电设计释放了正面布线空间，显著优化了单元集成密度和能效表现。此外，18A工艺在低压场景（0.75V）下仍能实现18%的性能提升和38%的功耗降低，显示出在移动设备和数据中心领域的潜力。

台积电的N2工艺同样基于GAA纳米片晶体管，并引入NanoFlex设计技术协同优化（DTCO），在相同电压下可实现15%的性能提升或24%-35%的功耗降低，晶体管密度较3纳米工艺提升1.15倍。

其优势在于成熟的良率管理（试产阶段良率超60%）和广泛的客户生态（苹果、AMD等已预订产能），且计划于2025年下半年量产，较18A更早进入市场。

简单来说就是18A在性能指标上略胜一筹，但台积电N2凭借量产时间更早、客户生态更广，更适用于需要快速迭代的消费电子市场。

技术之外，更深层的原因在于，半导体行业的竞争已从单一技术节点转向“全产业链协同”。

英特尔虽在部分工艺参数上宣称领先，但台积电的开放代工模式吸引了包括苹果、AMD等头部客户，形成规模效应下的成本优势和技术迭代速度。

相比之下，英特尔IDM（垂直整合制造）模式在先进制程的研发投入上逐渐力不从心，其代工服务（IFS）也因供应链整合难题难以匹敌台积电的专业化能力。

对英特尔而言，将下一代旗舰CPU Nova Lake的2纳米制程订单交给台积电代工既是无奈之举，也是战略转型的必经之路。

18A工艺的量产时间（2024年）与Nova Lake上市计划（2026年）存在错配，选择台积电可避免产品延期风险。同时，若Nova Lake完全由台积电代工，其“原产地”将归属中国台湾省，帮助英特尔规避美国对华芯片出口的高额关税。

当然，这样的选择与妥协并不意味着英特尔会放弃晶圆代工布局，相反，通过外包释放内部产能，英特尔可专注于为外部客户提供18A代工服务，逐步实现“2030年成为全球第二大代工厂”的目标，只是当英特尔相当老二时，原本同台积电上演“双雄争霸”的三星又会如何呢？

夹缝中的三星

在这场先进制程技术的军备竞赛中，三星的处境最为微妙。

三星曾是全球首个量产3nm GAA（全环绕栅极晶体管）工艺的厂商，试图以技术革新抢占市场。GAA工艺相比传统FinFET在性能、功耗和面积（PPA）上具有理论优势，其第二代3nm GAA可降低50%功耗并提升30%性能。

然而，这一激进的技术路线却成为双刃剑。由于GAA工艺复杂，三星3nm良率长期在20%-50%间徘徊，远低于大规模生产所需的60%门槛，导致高通、英伟达等大客户转向台积电的FinFET改良版3nm工艺。即便是自家Exynos 2500芯片也因良率问题被迫延迟，Galaxy S25系列全面转用高通骁龙8 Gen4，代工业务收入进一步承压。

为集中资源，三星于2025年宣布取消原定2027年量产的1.4nm工艺（SF1.4），转向优化2nm节点。然而，其2nm GAA工艺的试产良率仅30%，远落后于台积电同期的60%。更严峻的是，三星2nm技术未能吸引中国大陆客户，即便在美制裁背景下，中国厂商仍拒绝将其作为台积电替代方案，凸显技术信任危机。

技术卡壳的后果直接让三星代工市场份额“雪崩”。台积电凭借技术稳定性和成熟生态，2025年代工市占率高达67.1%，而三星则从2021年的13.5%暴跌至8.2%。

这一差距在先进制程领域更为显著，当下台积电3nm独占苹果、高通、联发科等订单，2nm试产即获英特尔、英伟达等巨头预定；而三星3nm仅剩少量边缘客户，2nm订单依赖日本企业“救场”。

良率低下直接推高客户成本，以3nm为例，三星芯片单颗成本比台积电高出40%，导致客户转单。同时，技术路线的不确定性使客户长期信心受挫。三星代工部门曾因3nm产能问题推迟Exynos芯片交付，迫使手机业务转向外购高通芯片，进一步削弱内部协同效应，使其陷入“技术突破滞后-客户流失-研发投入受限”的恶性循环。

中国晶圆代工如何突围？

成熟制程成“避风港”

台积电与英特尔在1.4nm工艺上的激烈角逐，以及三星在技术竞赛中的持续失速，正在重塑全球晶圆代工格局。这一背景下，中国晶圆代工企业既面临严峻挑战，也迎来新的战略机遇。

随着台积电、英特尔和三星将资源集中于1.4nm等先进制程，成熟制程（28nm及以上）的市场格局正在松动。

数据显示，2025年全球成熟制程产能缺口仍达15%-20%，而台积电仅将约15%的资本支出投向成熟制程，三星则因3nm/2nm良率问题被迫收缩成熟节点投入，这为中国厂商创造了结构性机会。

当下，中芯国际的14nm FinFET工艺已实现稳定量产，良率接近台积电16nm水平，其28nm产能利用率长期维持在95%以上，成为车规芯片、物联网设备的核心供应商。而华虹半导体聚焦特色工艺，在功率半导体、MCU等领域建立差异化优势，其90nm BCD工艺获得多家欧洲车企认证。

虽然发展势头良好，但也需警惕国际巨头“降维打击” ，如台积电南京厂正将28nm产能提升至每月10万片，并计划引入更先进的N12e（12nm优化版）工艺，这将对本土厂商的价格竞争力构成压力。

同时，尽管中国厂商在成熟制程领域站稳脚跟，但与1.4nm工艺存在至少三代技术代差（当前最先进为中芯国际14nm，台积电已推进至2nm量产阶段）。

尽管如此，非对称创新路径正在萌芽。中国厂商通过工艺优化（如中芯国际的N+1/N+2技术）提升28nm/14nm的性价比，抢占汽车电子、工业控制等长生命周期市场。在量子芯片、光子集成电路等领域提前布局，南京大学已实现硅基光量子芯片原型，或成为弯道超车突破口。

值得关注的是，地缘政治可能重塑技术路线。美国近期拟将14nm设备纳入出口管制，这或倒逼中国加速发展第三代半导体（如碳化硅、氮化镓）。

点评

胜负未定，唯变不变