在快速发展的半导体行业中，通过 3D IC 实现小型化及复杂功能集成的趋势正重塑着技术发展的未来。随着行业预计，到 2030 年市场规模将增长至惊人的 1 万亿美元，西门子 EDA 站在这场技术革命的前沿，提供旨在加速 3D IC 设计创新和简化 3D IC 制造流程的先进解决方案。

系列研讨会将提供一套全面的解决方案： 3D IC 设计解决方案、集成验证和确认、先进封装及协作、质量驱动的平台。我们将利用先进技术与全面行业知识的协同效应，助力企业加快复杂 IC 的开发，有效应对行业核心挑战，塑造 3D IC 设计的未来。

非公开制会议

扫一扫，立即收听会议

第一场会议

Innovator3D IC - 用于 3D IC 设计的综合多物理场协同平台

在本场研讨会中我们将探讨如何利用全新进化的规划设计工具，Innovator3D IC 进行 3D IC 开发的初期规划。这些先进的工具将成为进入 3D IC 设计的座舱，提供针对各种不同应用需求的功能。此外，它们还将成为连接各种验证设计工具包含多物理场可靠度验证的枢纽，整合并简化整个开发过程。

演讲嘉宾

王志宏，西门子 EDA客户技术经理

负责亚太区 IC 封装解决方案，涵盖设计、验证、布局及模拟。15年以上经验在集成电路和系统测试行业，在集成电路设计及封装领域超过5年经验。

第二场会议

使用 Calibre 3DThermal 精准解决 3D IC 中的热效应挑战

随着集成电路技术的进步，热效应对 3D IC 设计的影响越来越显著。

本场将探讨这些工具如何帮助我们识别和解决封装过程中的热问题，从而提高设计效率和可靠性。这些热分析工具不仅可以提供准确的热分析结果，还可以指导我们采取适当的措施来降低热风险，为成功实现 3D IC 设计提供技术支持和保证。

演讲嘉宾

江静枝，西门子 EDA Calibre 高级应用工程师

2018年加入西门子 EDA，负责 Calibre Design Solution 系列产品的应用推广和技术支持。对于支持 fabless 使用 Calibre 物理验证流程，提供专业先进的 Calibre 物理验证新方案有丰富经验。

非公开制会议

扫一扫，立即收听会议

第三场会议

可从 2D 扩展到 3D 设计的可测试性设计（DFT）

在本场研讨会中，我们将讨论 Tessent 如何利用一致的方法将其领先的 2D DFT 解决方案扩展到多芯片集成领域。

  • 探讨多芯片集成技术新趋势的定制方法，以及支持这些技术的生态系统。

  • 介绍Tessent的尖端解决方案，包括符合 IEEE1838 标准的多芯片集成和符合 IEEE1687 标准的 IJTAG 测试访问机制、创新的分层 DFT 解决方案（如流式扫描网络 ，SSN），以及用于已知好芯片（KGD）测试和芯片到芯片互连测试的全面故障覆盖技术。

  • 如何通过在设计阶段早期集成 DFT，Tessent 可简化可靠的缺陷检测，减少开发时间和成本，并实现高良率。

演讲嘉宾

曹轩，西门子 EDA Tessent 主任应用工程师

2021年加入西门子 EDA，现担任西门子 EDA Tessent 主任应用工程师，负责 Tessent 系列产品的技术支持和推广，从事 DFT 相关工作近12年，曾负责并参与从 40nm 到 5nm 等芯片的 DFT 设计，实现和量产测试。

第四场会议

透过 xPD 的创新方法实现高效的 3D IC 封装和菊花链设计

本研讨会将探讨利用先进封装布局工具 xPD 应对先进封装时所面临挑战的问题。通过介绍 xPD 如何有效且快速地完成先进封装中复杂的菊花链设计，展示 xPD 的功能，旨在展示它们在克服复杂性和提升整个设计过程中的效率方面的优越性。

演讲嘉宾

林东翰，西门子 EDA 应用工程师

Tony Lin 专长于先进封装设计（Advanced Packaging）领域，负责从规划（planning）、Layout 布局设计到验证工具导入与流程最佳化，涵盖2.5D/3D IC 高密度整合技术，并持续推动封装设计验证自动化及标准化作业。

第五场会议

UCIe IP 扩展连接性以及 3D IC VIP 验证

海量大数据应用推动高效数据处理需求。越来越多新型 ASIC 不再采用单一整体式设计，而是朝着芯粒设计的方向发展，以便实现更高的总体性能输出，这催生了芯片粒高速连接需求，UCIe 因覆盖多层架构而占据领先地位，其集成度高、带宽大、功耗低、延迟短，助力开发者实现性能目标并快速上市。UCIe 从 2D 向 3D 演进以满足数据传输需求，流片前验证芯片间连接设计至关重要。

本场演讲会将重点介绍 Avery 针对 UCIe 的 VIP 解决方案，展示其使用方法、与 AMBA 的集成，以及回调机制和错误注入验证方式，探讨 UCIe 2.0 特性及 Avery VIP 的支持，旨在帮助与会者优化 UCIe VIP，实现稳健设计验证。

演讲嘉宾

华臻浩，西门子 EDA 应用工程师

2022年加入西门子 EDA 数字前端验证团队，目前专注于 Avery 验证 IP 的推广与技术支持，推动验证 IP 业务在中国大陆的发展。亦有支持 Questa 仿真平台与形式化验证工具的经验，致力于为客户提供高效的前端验证解决方案与工具组合，与研发部门保持紧密合作，为客户提供优质支持。

非公开制会议

扫一扫，立即收听会议