金融界2025年7月9日消息，国家知识产权局信息显示，重庆芯联微电子有限公司申请一项名为“一种减少栅极高度差和降低栅极侧墙高度的方法”的专利，公开号CN120282527A，申请日期为2025年04月。

专利摘要显示，本发明提供一种减少栅极高度差和降低栅极侧墙高度的方法及半导体结构，包括如下步骤：S1：提供衬底，衬底上包括PMOS区域和NMOS区域，PMOS区域和NMOS区域上均形成栅极结构，PMOS区域与NMOS区域栅极结构有高度差；PMOS区域栅极结构两侧有SiGe外延层；栅极结构上形成栅极侧墙层；S2：衬底表面沉积牺牲层；S3：同步向下刻蚀牺牲层和栅极侧墙层，消除栅极结构高度差；S4：对牺牲层回刻蚀，暴露部分栅极侧墙层；S5：刻蚀上部栅极侧墙层；S6：去除剩余牺牲层；S7：刻蚀下部栅极侧墙层，得到栅极侧墙结构。两步回刻蚀和栅极侧墙分步刻蚀，消除栅极结构高度差、降低侧墙高度，同时控制栅极侧墙的其他参数。

天眼查资料显示，重庆芯联微电子有限公司，成立于2023年，位于重庆市，是一家以从事其他制造业为主的企业。企业注册资本870000万人民币。通过天眼查大数据分析，重庆芯联微电子有限公司参与招投标项目716次，专利信息137条，此外企业还拥有行政许可12个。

本文源自：金融界

作者：情报员