国家知识产权局信息显示，阿尔特拉公司申请一项名为“使用利用可配置逻辑门增强的查找表（LUT）的可编程逻辑电路”的专利，公开号CN121234849A，申请日期为2025年5月。

专利摘要显示，为了在相对较低的硅面积和功耗成本下提高逻辑密度，并限制对可布线性和布局灵活性的不利影响，可以利用混合架构实现增强的可编程逻辑架构，该混合架构包括基于可配置门的逻辑和查找表(LUT)(和/或其他异构逻辑资源)的组合。异构逻辑资源的混合组合可以共享一个或多个互连和输入，使得各种逻辑资源可以级联而不是相互排斥。互连的共享可能是有益的，因为在FPGA上，互连可能使用大部分面积、功耗和延迟，多于逻辑本身。因此，共享的互连可以减少FPGA上的管芯面积、功耗、以及延迟。基于可配置门的逻辑可以包括可配置或非反相器(CNI)。CNI可以与现有LUT共享输入，或者可以使用LUT输出作为或反相器输入。

声明：市场有风险，投资需谨慎。本文为AI基于第三方数据生成，仅供参考，不构成个人投资建议。

本文源自：市场资讯

作者：情报员