国家知识产权局信息显示，赛灵思公司申请一项名为“穿过顶部小芯片的中介层拼接缝”的专利，公开号CN121444628A，申请日期为2024年6月。

专利摘要显示，本文的实施方案描述了包括具有由重叠的曝光区域形成的拼接缝的中介层的设备，这可以使该中介层具有大于与该曝光区域相对应的最大掩模版场的总表面积。两个或更多个集成电路（例如，小芯片）可以设置在该中介层上。该集成电路中的至少一个集成电路设置在该拼接缝上方。该中介层可以在该集成电路之间提供芯片到芯片连接。

声明：市场有风险，投资需谨慎。本文为AI基于第三方数据生成，仅供参考，不构成个人投资建议。

本文源自：市场资讯

作者：情报员