国家知识产权局信息显示，英特尔公司申请一项名为“具有耦合的背侧触点的堆叠的半导体器件”的专利，公开号CN121510664A，申请日期为2025年7月。

专利摘要显示，本文提供了用于形成具有堆叠的半导体器件的集成电路的技术，所述堆叠的半导体器件的源极或漏极区域经由匹配的背侧连接耦合在一起。在示例中，FET(场效应晶体管)器件可形成于两个不同的衬底上且在其背侧处键合在一起，使得每一器件下方的背侧触点在键合界面处或附近基本上对准。移除第一FET和第二FET两者下方的衬底，并且在第一FET和第二FET的源极或漏极区域下方形成背侧触点。键合层也可以形成在第一FET或第二FET的背侧上。然后，将第二FET上下翻转并键合到第一FET的背侧，使得来自第一FET和第二FET的背侧触点基本上对准并且通过键合层导电地耦合。

声明：市场有风险，投资需谨慎。本文为AI基于第三方数据生成，仅供参考，不构成个人投资建议。

本文源自：市场资讯

作者：情报员