当英伟达成为“算力工厂”|eda|算力|英伟达|黄仁勋

来源：市场资讯

（来源：电子创新网）

GTC2026刚落下帷幕，黄仁勋就接受了Lex Fridman 的深度访谈，向外界展示了一个极具震撼力的观点：英伟达不再仅仅是一家芯片公司，而是一家AI算力工厂。

这一论断背后，是AI时代硬件逻辑的根本性重构。

黄仁勋提到，英伟达现在可以把一个完整的十万亿参数的模型放在一个计算域中，就好像它运行在一个 GPU 上一样。计算单元对我们来说曾经是GPU，然后它变成了一台计算机，然后变成了一个集群，现在是整个 AI 工厂。在如此大规模的分布式计算中，CPU 是问题，GPU 是问题，网络是问题，交换是问题，在所有这些计算机之间分配工作负载也是问题。这就是一个极其复杂的计算机科学问题，所以我们必须调动每一项技术。这其中的核心关键是“极限协同设计（Extreme Co-design）”，它成为破解算力瓶颈的唯一解。传统的“单芯片先进制程”路径已触及物理极限，未来的竞争不再是单一的晶体管游戏，而是从芯片到系统、从硬件到软件的全栈式系统工程。

在这一全球性的技术范式转移中，国内系统级EDA领军企业芯和半导体于正在召开的SEMICON China上，发布了其成立16年来最具里程碑意义的品牌升级，对黄仁勋所描绘的“系统级时代”的一次精准回应：用STCO（系统技术协同优化）重构芯片到系统的智能设计。

一、EDA产业正在出现新的断层：从“晶体管”到“系统互连”

黄仁勋的“极限协同”哲学揭示了一个残酷的现实：在AI大模型时代，单纯靠制程微缩带来的算力增长已无法匹配需求。行业的竞争制高点，已不可逆转地从“单芯片性能最优”，转向了“系统级集成与优化”。

这一转变在EDA产业中催生了新的断层。过去几十年，EDA工具主要围绕IC内部设计流程展开，服务于晶体管数量的指数级增长。然而，今天的核心矛盾已经转移。

表1：设计范式的断层与转移

维度

传统EDA（DTCO时代）

系统级EDA（STCO时代）

核心逻辑

晶体管数量与制程微缩

系统互连复杂度与带宽

设计对象

单芯片内部逻辑

芯片 + 封装 + PCB + 系统架构

主导工具

RTL / P&R / Signoff

电磁仿真 / 互连建模 / 多物理场耦合

痛点解决

逻辑功能正确性

信号完整性 / 电源完整性 / 散热可靠性

AI硬件研发面临的是“生存问题”而非简单的“效率问题”。这意味着，EDA工具必须跨越单一的芯片层级，进入一个涵盖Chiplet先进封装、异构集成、高带宽存储（HBM）以及超高速互连的复杂系统领域。而这，正是系统级EDA的诞生背景。

二、为什么系统级EDA是AI时代的必须？

如果说传统EDA是在“加速”设计流程，那么系统级EDA则是在“重构”设计的底层逻辑。这并非是因为中国在单芯片EDA上“做不下去”而选择的绕行，而是因为AI时代的物理规律迫使全球产业界必须寻找新的解法。

1.物理极限的倒逼AI服务器的核心瓶颈已不再是晶体管开关速度，而是异构集成、高带宽存储、超高速互连以及高效电源网络。这些问题跨越了芯片、封装和板级的物理边界。传统的点工具无法在虚拟世界中预演整机系统的物理风险（如散热翘曲、电源熔断），只有系统级EDA能提供这种“确定性”。

2.Chiplet带来的架构革命随着摩尔定律放缓，Chiplet（芯粒）成为延续算力增长的关键路径。但这带来了Die-to-die信号完整性、封装寄生效应和系统级热设计等全新挑战。这些挑战本质上是系统工程问题，需要从“系统”反向定义“芯片”的设计方法论（STCO）。

3.中国拥有独特的系统级优势虽然在传统IC设计流程上我们起步较晚，但在电子系统制造方面，中国拥有全球最完整的产业链——从PCB、服务器制造、通信设备到封测。系统级EDA恰恰位于这些环节之间。需求在哪里，EDA就在哪里生长。历史上，硅谷的EDA公司诞生于Intel、AMD等芯片巨头的旁边；今天，系统级EDA的机会在于中国庞大的电子系统工程需求。

三、为什么传统EDA巨头很难完全统治系统级EDA？

尽管Synopsys、Cadence等巨头控制着全球75%-80%的EDA市场，但在向系统级EDA跨越时，它们面临着结构性的挑战。