2004年，PCIe 1.0带着2.5 GT/s的速率登场时，没人想到这条"高速公路"会在20年后逼近1TB/s的物理极限。PCI-SIG（PCIe标准组织）的最新路线图显示，2028年发布的PCIe 8.0将把单通道速率推到128 GT/s——相当于初代速度的51倍。但这一次，翻倍不再是简单的数字游戏。
从"轻松翻倍"到"步步惊心"
PCIe的进化曾像 clockwork 一样规律：每3-4年一代，带宽翻倍，向后兼容。前四代靠的是提升时钟频率和优化编码效率，材料成本几乎不变。PCIe 3.0用128b/130b编码替换了2.0的8b/10b，协议开销从20%压到1.5%，这是最后一次"免费午餐"。
转折点出现在PCIe 4.0。2017年，16 GT/s的速率首次把数据中心级别的信号完整性要求带进消费级主板。PCB板材从普通FR-4换成低损耗材料，走线长度被严格限制。PCIe 5.0（32 GT/s）更进一步，2022年的首批主板开始标配Retimer芯片——这种信号中继器以前只在服务器里才见得到。
PCI-SIG主席Al Yanes在2024年开发者大会上打了个比方：「我们不是在修更快的路，是在同一条路上让车速翻倍，还不能出事故。」
PCIe 6.0：第一次"换引擎"
2022年发布的PCIe 6.0是标准诞生以来最激进的架构变更。64 GT/s的速率下，传统NRZ编码（每个时钟周期传1bit）已经触顶，PCI-SIG被迫切换到PAM4（脉冲幅度调制，每周期传2bit）。代价是信噪比恶化，误码率飙升，必须引入前向纠错（FEC）和循环冗余校验（CRC）来兜底。
这套组合拳让有效带宽达到128 GB/s（x16配置），但延迟增加了2-4纳秒。对GPU和SSD来说这不算事，对高频交易网卡却是灾难。更麻烦的是，PAM4对电路板设计的要求苛刻到毫米级——同样的布线，6.0的损耗容忍度只有5.0的三分之一。
AMD和Intel的消费级平台至今未正式支持PCIe 6.0。不是技术做不到，是成本账算不过来：一颗PCIe 6.0 Retimer的价格约15-20美元，而5.0时代只要3-5美元。
PCIe 7.0与8.0：1TB/s的代价
2025年即将定稿的PCIe 7.0把速率推到128 GT/s，继续用PAM4，但信号完整性挑战翻倍。PCI-SIG的技术文档显示，7.0的走线长度限制比6.0再砍40%，意味着主板上的PCIe插槽必须更靠近CPU，或者堆更多Retimer。
2028年的PCIe 8.0才是真正的分水岭。256 GT/s的速率下，PAM4也撑不住了，标准组织正在评估PAM6甚至PAM8调制——每周期传3-4bit，但抗干扰能力断崖式下跌。Yanes透露：「8.0可能是最后一个基于铜线的版本，之后必须上光学。」
光学PCIe（Optical PCIe）不是新概念，但商业化始终卡在成本。Intel的硅光技术实验室数据显示，光互连的能耗比铜线低60%，但模块价格是铜方案的8-10倍。PCI-SIG的"CopprLink"电缆标准试图折中：机架内部用铜，跨机架用光，先把距离问题解了。
谁在拖后腿？
标准制定者和芯片厂商的步调正在脱节。PCI-SIG每3年发一代标准，但PHY（物理层）IP的成熟周期需要4-5年。Synopsys和Cadence的公开路线图显示，他们的PCIe 7.0 IP要到2026年才能量产，而这时候8.0的标准都快定稿了。
终端厂商更现实。NVIDIA的Blackwell架构GPU仍基于PCIe 5.0，AMD的RDNA 4同样如此。不是不需要带宽，是Retimer的功耗和成本让高端显卡望而却步——一块x16的PCIe 6.0 Retimer功耗约8-10W，对300W的GPU不算多，但对笔记本是致命负担。
存储厂商倒是更激进。三星和SK海力士的PCIe 6.0 SSD控制器已经流片，2025年下半年量产。原因是SSD的功耗预算相对宽松，且Retimer可以集成在主控里摊薄成本。但这也暴露了PCIe生态的分裂：数据中心抢新标，消费级守旧版，两边渐行渐远。
PCI-SIG的应对是推出"PCIe 6.x"和"PCIe 7.x"子版本，允许厂商在不完整实现所有特性的情况下提前出货。这种"先上车后补票"的策略在USB时代验证过，但PCIe的复杂度让兼容性测试周期长达18个月。
一个值得玩味的细节：PCIe 8.0的草案里首次出现了"功耗预算"章节，要求系统设计师在规划阶段就预留Retimer和冷却的功耗空间。这在以前的标准里从未有过——PCIe终于从"电气规范"变成了"系统工程规范"。
当1TB/s的带宽触手可及，你最想先看到它用在哪儿——是8K游戏串流、TB级内存池化，还是终于不再卡顿的AI模型加载？
热门跟贴