人们谈论半导体行业时，大多关注的是那些看得见的部分：芯片、工艺节点、封装技术、基准测试以及每瓦性能的竞赛。而真正让这些芯片成为可能的软件和基础设施却鲜有人问津。但随着芯片设计变得日益复杂，工艺节点也日趋先进，设计与制造的联系也越来越紧密。现代处理器的设计不再仅仅是逻辑设计和时序收敛——我们还要讨论先进封装、芯片组、多物理场、IP集成、软件驱动优化，以及日益严峻的设计空间探索挑战——如此庞大的设计空间，仅靠人类工程师难以完全覆盖。
这就是 Synopsys（新思科技）的重要性所在。多年来，它一直处于现代芯片设计的核心地位，不仅提供 EDA 工具，还提供将先进芯片推向市场所需的 IP、签核以及日益重要的、考虑物理特性的协同设计基础设施。几年前，我采访了 Synopsys 前首席执行官 Aart de Geus，探讨了 EDA 的发展方向以及行业的变革。
现在再次与新任首席执行官萨辛·加齐 (Sassine Ghazi) 对话，感觉既熟悉又截然不同。熟悉之处在于，核心挑战依然是帮助客户构建更具雄心的芯片。不同之处在于，问题已经扩展。仅仅依靠摩尔定律的旧模式已不再适用。如今，客户需要应对一年周期的设计节奏、解耦架构、3D堆叠、散热限制，以及将制造物理因素更早地融入设计流程的需求。
在 Synopsys 年度盛会 Converge 上，Sassine Ghazi 刚刚结束演讲，我就采访了他。此次大会展示了 Synopsys 的诸多未来发展方向。在采访中，我们探讨了 Synopsys 如何看待芯片组时代，Sassine 表示公司不仅拥抱了这一变革，还推动了其发展；Ansys 收购 Synopsys 的真正意义；以及整个行业如何从单纯的芯片设计转向芯片、封装、散热、材料和软件行为的协同设计。我们还讨论了 Synopsys 与 Rapidus 合作，共同打造一家领先的芯片代工厂；以及智能体人工智能（Agentic AI）如何才能真正融入芯片设计流程，超越市场宣传的范畴，真正创造工程价值。
以下是上述视频的文字稿，为了清晰起见，内容已进行编辑。
伊恩·卡特里斯：鉴于芯片设计的特性，这种趋势正在加速发展；我们都看到了这一点。如今，企业不仅生产更多产品，而且产量也更大。新思科技的商业模式正在发生怎样的变化？
萨辛·加齐：这种指数级增长的复杂性和速度正变得越来越陡峭。
回到 15 到 20 年前，我们遵循摩尔定律——客户拥有自己的架构，我们提供软件来实现芯片，然后客户自己与他们选择的代工厂合作伙伴一起制造芯片。
大约十年前，设计和制造之间的复杂性日益加深。我们致力于优化设计和技术之间的衔接。如今，随着人工智能需求的增长，芯片架构也在快速演进。实现所需功率和性能的复杂性不再遵循摩尔定律，因此出现了不同的方法，例如先进封装、多芯片等等。将这些芯片连接起来需要非常复杂的EDA系统和大量的IP。我们拥有独特的优势，因为我们在EDA技术领域处于领先地位，并拥有最广泛的IP组合，而且我们的客户也越来越重视自动化研发。
伊恩·卡特里斯：所以，产品上市时间对你们的客户来说变得越来越重要？
萨辛·加齐：没错，因为过去设计一款芯片需要18到24个月。现在，客户要求一年内交付新的芯片，这意味着他们所做的每一件事都面临着更大的压力，无论是我们提供的软件，还是缩短设计时间的新技术。
伊恩·卡特里斯：作为最早一批通过异构集成实现芯片组集成的公司之一，我们当时遇到了很多困难，因为可用的工具非常少。而贵公司恰恰生产这类工具。您是如何拥抱芯片组时代的？
萨辛·加齐：我们不仅接受了它，还推动了它的发展。因为如果你回顾一下架构，当你从单芯片分解成小芯片时，这并非手动完成的。芯片的哪个部分应该用哪个工艺节点？如果采用三维堆叠，应该把它放在堆叠的什么位置？存储器在其中扮演什么角色？
我们有一种叫做 3DIC 编译器的技术，它允许你从规范出发，设计高级封装或芯片（随便你怎么称呼它），并进行假设分析。例如，如果我用 5nm 工艺而不是 3nm 工艺，功耗等方面会有什么变化？芯片之间的连接性也因此变得极其复杂；UCIe 应运而生，它包含 PCIe、HBM 等技术，用于将系统连接起来。这是一个绝佳的机会，因为我们现在看到的不仅是半导体公司在设计这些芯片，而且超大规模数据中心本身也在从通用芯片转向 ASIC，最终转向客户自有工具 (COT)。
Ian Cutress：像 3DIC Compiler 这样的工具——是应客户要求而开发的，还是你们已经有了一个正在进行的内部项目来交付它？
萨辛·加齐：我们很早就开始关注客户的需求，3DIC 编译器就是一个很好的例子。大约在 2017 年，我们发现客户开始寻求不同的架构和封装方式，以实现更高的性能和功耗，而不是仅仅依赖摩尔定律。那时我们就开始探索和开发这项技术，并在三四年后迎来了首批应用。随着首批应用的出现，我们发现了一个新的挑战：物理学。客户在投入生产前进行制造工艺测试时，发现封装过程中存在散热、翘曲和芯片开裂等问题。物理学必须被纳入考量，而这正是我们收购 Ansys 并真正开始公司转型的原因。
伊恩·卡特里斯：在这方面，尤其是在散热方面，我发现了一大堆IBM在90年代和2000年代关于芯片内部冷却的专利。当我们研究多层堆叠芯片时，下一步肯定是芯片内部冷却，这意味着你需要为你的客户建立模型。
萨辛·加齐：是的，没错。除了建模之外，芯片上还有一些关键区域，你不想过度设计。你是否了解将在该芯片上运行的软件？
这样你就可以进行恰到好处的设计，避免过度设计，降低成本，同时确保在运行某些特殊情况时不会过热。
Ian Cutress：这意味着，如果你的工作负载以某种方式攻击 ALU 或内存，你可以针对该工作负载进行设计，但最终你可能会得到一个特定于工作负载的芯片？
萨辛·加齐：没错，否则就会造成过度设计，而过度设计不仅成本高昂、耗时费力，而且芯片本身也不具备竞争力，因为你在不同功能之间留出了过大的余量。我们今天发布的多物理场融合平台，旨在将这些物理模型引入设计阶段，同时考虑红外、热、电磁和机械等因素，从而实现协同设计，而不是过度设计。我们通过融合平台引入了这一概念。十年前，挑战更多地在于如何缩小芯片的时序和功耗，而不是物理本身。
Ian Cutress：晶圆级尺寸是否会带来其他问题？
萨辛·加齐：真正的挑战在于，我们如何在制造层面，从器件物理层面以及封装层面进行建模。在架构层面，如果你采用某种架构进行设计，那么这种架构是否能最好地代表你将要制造的器件的物理特性？从某种意义上说，是的。但从新思科技的角度来看，我们将其视为设计技术协同优化（DTCO）。这涉及到各种物理特性模型以及我们的代工厂合作伙伴将提供的解决方案。
伊恩·卡特里斯：就EDA（电子设计自动化）和IP（知识产权）而言，使其能够在特定的工艺节点上运行是产品的关键方面。但您今天谈到的很多内容，以及我们讨论的很多内容，几乎都与工艺节点无关。那么，代工厂厂商究竟参与到什么程度呢？
萨辛·加齐：从某种意义上说，知识产权领域的确如此。我们拥有最广泛的知识产权组合，但我们必须针对不同的工艺节点和代工厂向客户提供这些知识产权，否则我们就无法保持知识产权领域的领先地位。如果我们只针对某个特定节点和某个代工厂提供服务，那么客户最终会自行开发知识产权。因此，我们与多家代工厂的合作需要密切的伙伴关系和协作，因为我们参与到他们PDK开发的早期阶段等等。EDA工具方面也是如此，当我们设计Fusion Compiler，或者PrimeTime或RedHawk等工具时，我们需要了解他们使用的材料和物理模型的具体实现方式，以便设计出与之匹配的工具和算法。
伊恩·卡特里斯：所以我们甚至在讨论芯片内部衬垫和互连线使用的材料。因为这涉及到这些金属的物理特性。
萨辛·加齐：我们的工具之所以能实现这一点，是因为客户有这样的需求。他们设计的时候，我不想把客户的需求过度简化，但你刚才说的也差不多。可以说，我们提供的软件和客户想要实现的功能一样复杂。但我们是连接这种架构和最终交付的桥梁。如果你能把它实现出来，那就能获得最终的验收。
伊恩·卡特里斯：就晶圆代工而言，Rapidus 是业内首家由新晋企业打造的领先晶圆代工厂，我敢说这或许是我有生之年最后一次见到这种情况了！从您的角度来看，与一家拥有 20 年经验的公司合作开发前沿知识产权，是否会面临更多挑战？您能否详细介绍一下您是如何与 Rapidus 合作的？
萨辛·加齐：我们与Rapidus的合作关系非常棒。我跟日本团队交流时说过，Rapidus对我们来说是一份宝贵的礼物，尤其是在日本市场作为起点的情况下。当然，他们不会仅仅是一家服务于日本市场的晶圆代工厂；他们的目标是成为一家全球晶圆代工厂。之所以说这是一份礼物，从技术角度来看，是因为他们与IBM在工艺技术方面有合作关系。我们有一种名为TCAD（技术计算机辅助设计）的技术，可以在技术处于研发阶段时对器件和工艺技术进行建模。也就是说，在接近量产之前，我们就开始与Rapidus合作。随着技术的成熟，在制作测试芯片时，设计表示形式是PDK（工艺开发套件），从0.1 PDK开始，然后逐步升级到0.5、0.7等等。因此，我们一直与他们密切合作，从工艺层面（包括EDA和设计）到IP开发。
伊恩·卡特里斯：但是，因为他们是行业新人，情况会因此而改变吗？因为你刚才描述的情况，正是每个代工厂推出新节点时都会做的事情。
萨辛·加齐：当然。其他代工厂都是逐个节点开发——这其中存在着渐进式和累积式的学习过程。而我们这里，部分累积式的学习来自于与IBM的合作。当然，由于这是他们开发的第一个节点，所以耗时更长。Rapidus后续的节点将与其他代工厂的节点完全相同。从Synopsys的投资角度来看，这笔投资更高，但这正是我们能为这家代工厂带来巨大价值的地方：我们的工具已经应用了从平面到FinFET再到环栅（GAA）的各种技术，所以我们的产品并不需要重新发明轮子。
伊恩·卡特里斯：如果回顾十年前，我们讨论过未来二十年EDA的发展趋势，我们可能会说，预计未来会与现在大同小异，只是会有小幅增长。但现在，我们在多物理场、3DIC、验证和仿真方面有了新的自由度。那么问题就变成了：未来五年会是什么样子？
萨辛·加齐：我们去年分享智能体人工智能框架的原因在于，我们毫不怀疑它蕴藏着巨大的机遇。我们在2020年将强化学习引入产品，并面向市场全面推广，而我们早在2017年就开始对其进行投资。回顾过去三年，模型创新的速度、模型编排方式的演进以及它所带来的机遇都令人难以置信。我们路线图的重要组成部分是审视整个芯片工作流程，并思考哪些部分可以分配给智能体。我们称他们为智能体工程师。智能体可以管理其他智能体，也就是编排这些智能体。我们今天早些时候发布的是多智能体自适应动态编排的第一阶段。这些智能体在处理新数据和新需求的过程中不断学习，并学习如何实现最终目标。创新将持续高速发展。关键在于，也是我们投入的重点，就是让 Synopsys 的每个部分、每个产品、每个求解器都能与最新的 AI 技术（如强化学习或其他可用技术）协同工作。
Ian Cutress：所以你的意思是，一个智能体调用求解器，得到一个结果，检查这个结果，然后可能再次调用求解器，如此迭代学习？
萨辛·加齐：没错。我们现在拥有的是任务代理，或者说Agent工程师，人类工程师给它们分配任务，它们执行任务并返回结果，然后人类工程师进行修改等等。这里有一个认知层，编排层可以自适应；我们与微软、英伟达和其他公司就此展开合作。他们在认知层和编排层方面进展迅速，做得非常出色。所以我们并不是要重新发明现有的东西，而是要思考如何利用我们的核心资产——求解器——并引入人工智能来加速这一过程。
伊恩·卡特里斯：你得答应我一件事，因为如果我开玩笑的话，我会说这听起来像是中层管理人员的金字塔式阴谋。所以，请你尽量别让它变成那样！
萨辛·加齐：哦，你是说幕后操纵者，也就是代理人中的代理人？
伊恩·卡特里斯：是的。
萨辛·加齐：实际上，随着智能体工作流程的推进，知识并不会减少；恰恰相反。我今天早些时候之所以用词非常具体，是因为它是一种动态自适应编排，一种用于优化的复杂技术。在我的主题演讲之前，我和一位客户交流过，一位正在测试这些技术的客户表示，人类不可能纵览如此广阔的领域。所以，这并非智能体工程师与人类竞争，而是在探索更大的空间，看看有哪些可能性。因此，它绝对不是一种管理方案。
热门跟贴