摩尔定律老了。芯片的“几何缩微”正在逼近物理极限，成本红利已经消失。
当一个时代的铁律开始失效，总需要有人站出来，提出新规则。这一次，站出来的是华为，提出的人叫何庭波。
5月25日，上海。在电气电子工程师学会（IEEE）举办的2026国际电路与系统研讨会（ISCAS 2026）上，华为公司董事、半导体业务部总裁何庭波发表主旨演讲，正式发表“韬（τ）定律” 。这是中国在全球半导体领域首次提出指导产业发展的新原则。
为什么叫“韬定律”？
“韬定律”的命名，是一个巧妙的双关。
在希腊字母中，τ（tau）常常代表时间常数与系统响应效率，暗含了新定律对系统整体效能与时间周期的重新定义——这正是韬定律的核心目标：以系统性降低时间常数τ为方向，持续压缩芯片内部的信号传播时延，不断提升晶体管密度与系统性能。
在中文语境中，“韬”则寓意着 “韬光养晦、厚积薄发”的战略定力。
一个名字，两个维度：物理上的“τ”指向技术路径，中文里的“韬”指向华为在外部压力下展现出的韧性与沉潜。既是科学层面的精准定义，也是华为过去六年处境的最贴切注脚——不声张，但一直在前进。
摩尔定律老了，“几何缩微”走到了尽头
过去半个多世纪，半导体产业靠“摩尔定律”推动——每18到24个月，芯片上晶体管数量翻一番。这条路的核心叫 “几何缩微” ：把晶体管越做越小，单位面积塞进更多。
但如今，这条路走到了尽头。制程逼近原子级，量子隧穿效应开始显现，漏电发热全是麻烦；三纳米已贵得肉疼，一纳米以下更是天价。曾经“越做越小、成本越低”的成本红利，早已消失殆尽。摩尔定律不是被谁推翻的，是自然走到了尽头。
可另一边的AI算力需求还在指数级往上冲。怎么办？
“时间缩微”替代“几何缩微”：让信号跑得更快
华为给出的答案是：既然不能再无限缩小晶体管，那就让信号跑得更快。
这就是“韬定律”的核心：从“几何缩微”转向“时间缩微”，以系统性降低时间常数τ为目标，持续压缩信号传播时延，在不依赖极致物理制程的前提下，不断提升晶体管密度与系统性能。
实现这一目标的关键技术，是华为独创的 “逻辑折叠” 。过去芯片是平面布局，各功能区像平房一样摊开铺在二维平面上，信号跑来跑去自然会产生时延。逻辑折叠的思路是“盖楼”——将电路从单层“折叠”为多层，大幅缩短信号传输距离，成倍降低时延。
整条技术路径构建了一个贯穿器件、电路、芯片到系统层面的四层协同优化体系。在器件层面，优化晶体管和互连的电阻及寄生电容；电路层面，逻辑折叠突破平面布局，显著缩短关键路径；芯片层面，全栈软硬芯协同设计，基于实际工作负载实现细粒度控制；系统层面，定义“灵衢总线”，重构互联协议，降低系统通信时延。四层层层递进，共同将“时间缩微”从理论推向工程现实。
不是纸上谈兵：六年381款芯片，麒麟首发“盖楼”
“韬定律”不是实验室里的PPT。何庭波在演讲中透露，过去六年，华为基于该定律已成功设计并量产了381款芯片，覆盖通信、计算、终端等多领域需求。这条路径，早已被大量产品验证为一条可行路线。
今年秋季，华为将发布全新麒麟手机芯片——“麒麟2026”，完整采用逻辑折叠技术，性能大幅提升。何庭波透露，这颗芯片基于全新的自由逻辑设计理念，由单层扩展到了双层，晶体管密度等指标实现大幅跃升。据预测，麒麟2026大概率由Mate 90系列首发。
华为的远期目标更为激进：到2031年，基于韬定律的高端芯片，晶体管密度将达到等效1.4纳米制程的水平。注意“等效”这个词——不是真的用1.4纳米工艺，而是通过“时间缩微”加“逻辑折叠”，让成熟制程跑出先进制程的性能。对一家被限制采购最先进光刻设备的公司来说，这个路线图的战略重量不言自明。
开放合作：韬定律的真正分量
在演讲结尾，何庭波留下一段意味深长的话： “未来一定属于开放合作。在半导体演进的路径上，没有一家企业可以独自完成所有答案。在韬定律的路径下，我们期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业持续发展。”
“韬定律”的分量，不止于一个命名的双关。过去半个多世纪，全球半导体的游戏规则一直由英特尔、台积电、三星等西方企业定义，中国企业始终处于“追赶者”的位置。如今，华为在国际顶级学术舞台上提出韬定律，标志着中国半导体产业第一次从“技术实践者”向“范式定义者”转变。
当一个行业的基础规则不再由单一技术集团垄断时，博弈才开始真正走向公平。
热门跟贴