你敢信吗，指甲盖大小的芯片里，藏着一门让日本人垄断了六十多年的暴利生意。一根比头发细十几倍的小细丝，过去全中国的芯片封装厂只能捏着鼻子买日本货，人家说涨价就涨价，我们半点儿还价的余地都没有。谁能想到，最后掀翻日本人垄断的，居然是看起来平平无奇的便宜铜丝。
这根不起眼的细丝叫键合丝，是连接芯片内部电路和外部引脚的生命线。只要断一根，再高端的硅片也只能当成废料处理。整整六十年，全球键合丝市场的命脉，都被日本老牌企业田中贵金属牢牢攥在手里。
他们做的是纯金丝，工艺要求苛刻，价格一路水涨船高。国内厂家哪怕肉疼，也得乖乖掏钱。谁都没想到，一场逆袭已经在悄悄酝酿。我们国内厂商没跟着日本人的路子死磕金丝，反而走出了一条农村包围城市的路线。
以康强电子、一诺电子为代表的国内厂商，硬生生啃下了工艺难度更高的铜丝技术。铜丝不好加工，但是能省下足足九成成本，性价比一下子就拉开了。没几年功夫，我们的镀钯铜丝就已经拿下了中低端芯片封装市场的大半份额，直接抄了日本金丝的后路。
很多人聊芯片，总说所有成本瓶颈都在硅片内部，最贵的肯定是里面的计算单元。其实真不是这么回事。现在AI芯片最核心的运算就是矩阵乘法，光是把数据从存储数据的寄存器文件移到计算用的逻辑单元，这一步的成本就比逻辑单元本身贵好多倍。
这个问题从芯片最核心的内部，到最外层的封装，全技术栈都存在。我们可以把芯片的吞吐量拆成两个数的乘积，一个是每个时钟周期能做多少运算，另一个是每秒有多少个时钟。真正卡脖子的往往不是运算能力，而是数据搬运的成本。
芯片最底层的基本单元就是逻辑门，都是与门、或门、非门这类非常简单的结构。逻辑门之间得用导线连起来，才能正常工作，这些导线都得实实在在铺在芯片上。AI芯片里最基础的运算原语就是乘累加，也就是先乘再累加，刚好每一步矩阵乘法都要用。
哪怕拿4比特乘4比特举例子，整个电路算下来，核心的运算单元只需要16个全加器，结构非常简洁。真正费钱费空间的，是把数据从寄存器搬到运算单元这一步。你要从好多个寄存器里选出你要用的那三个，就得靠多路选择器这个电路。
软件层面你只需要点一下选第三个寄存器，看起来简简单单。放到硬件层面，这个选择过程就得一大堆逻辑门堆出来。一个n个输入处理p比特的多路选择器，就要n乘p个与门，还有n减1乘p个或门，光是这部分的门的数量，就比核心运算单元多好几倍。
代入实际的数字就更清楚了，就算寄存器只有8个，光是数据搬运这部分就有24p个门，而核心乘法加法的全加器只有4p个门。差了整整六倍，这个差距还会随着寄存器大小变大继续拉大。很多人喊着堆叠算力就能赢，其实根本没摸到芯片设计的底层逻辑。
不解决数据搬运的高昂通信成本，芯片内部设计先撑不住，连外部封装的连线成本矛盾也会彻底爆发。从内部逻辑门的精打细算，到外部封装的材质选择，整个芯片行业都在追求多算少搬，压低无效成本。这也刚好能说明，为什么换个键合丝的材质，就能动摇一个六十年的垄断。
现在AI芯片常用的脉动阵列架构，本质上就是顺着这个逻辑做的优化。原来的CPU和GPU，每次计算都要从寄存器反复搬数据，大部分成本都花在了搬数据上。脉动阵列把不怎么换的权重矩阵直接存在计算单元旁边，一次写入能用好多次。
这么一来，计算量是平方级增长，需要搬运的输入输出数据量只有线性增长，一下子就把计算的占比提了上去，把无效的通信成本降了下来。整个半导体行业的演进，其实一直都是顺着这个底层逻辑走的，抠每一分成本，提每一分效率。
说回键合丝这事儿，我们中国企业用铜丝换金丝的操作，刚好踩中了整个产业变革的节奏。几十年摸爬滚打，我们愣是用最实在的方案，砸开了日企用金丝筑起来的垄断高墙。现在中低端市场我们已经稳稳拿在了手里。
不得不承认，现在高端的超细封装线材，海外巨头还是掌握着很大的话语权。更何况新一代先进制程AI芯片，已经开始抛弃键合丝，直奔铜铜贴合的新工艺去了，我们要追的距离还不小。但我们的反击已经结结实实打出来了。
中低端的山头已经拿下，高端的技术我们一步一步磨，总能磨下来。这些看起来不起眼的底层零部件，就是中国半导体最扎实的基石，未来肯定能撑得起我们大国算力的天。
参考资料：新华社 中国打破键合丝国际垄断实现进口替代
热门跟贴