为什么芯片工艺越来越精细，供电却越来越像早高峰的地铁站？当前的技术节点不断微缩，要在更小的面积里同时保住功率与性能，难度陡增。一种被称作背面供电网络（BSPDN）的设计思路开始进入主流视野——它把供电通路整体搬到晶圆背面，就像给挤满人的办公楼加了一条专用的后门货运通道，前面的主走廊终于不再被送货推车堵死。

这个类比恰好解释了BSPDN的核心价值：前道互连不再需要同时承载信号和粗大的电源线，布线拥塞得以缓解，信号完整性也随之改善。具体实现上，需要在芯片内部打通极微小的纳米级硅通孔（nTSV），让它们连接到深埋的掩埋电源轨（BPR），从而将部分电源布线进一步下沉到芯片更深层。

打开网易新闻 查看精彩图片

然而，这种结构在制造中立刻撞上了现实中的工艺难题。其一是nTSV对准时的套刻偏差，即使很小的偏移也会改变通孔与BPR的接触面积；其二是图形化过程中必然出现的边角圆化，原本设计里棱角分明的连接界面，到了实际硅片上会变得圆钝。这两个因素直接左右nTSV-BPR连接电阻，波及芯片的性能与良率。

面对这种“设计很理想、工艺很骨感”的局面，Semiverse Solutions团队与imec的同事合作，用一场预测性的虚拟仿真寻找破局线索。他们没有在产线上反复试错，而是在SEMulator3D中搭建了一个完整的交叉桥式开尔文电阻器（CBKR）虚拟模型。选择CBKR结构的关键原因在于，它能纯净地剥离出连接点本身的电阻，排除金属导线电阻的干扰，从而精确衡量单个nTSV-BPR界面的导通质量。

这套虚拟模型并未止步于理想化的圆柱体或多边形通孔，而是完整模拟了实际工艺流程中每一个步骤的物理效应。图2对比了nTSV-BPR截面的透射电镜（TEM）照片与对应的工艺仿真结果，可以看到，仿真生成的轮廓形状与真实样片高度吻合，那些由套刻偏移和圆角造成的非理想形貌都被忠实地复现出来。换句话说，模型不再只是示意，而是能够如实反映物理世界的“数字孪生”。

这样一来，研究者就有机会在虚拟环境中系统性地扫描套刻偏差量、圆角曲率等变量，观察连接电阻如何随之波动。相关的虚拟量测数据直接标示出哪些工艺窗口值得争取、哪些偏差范围必须严控，为后续的工艺优化划出了可操作的边界。