在本周举行的“Advancing AI”活动上，AMD公布了即将推出的MI455X GPU细节及Helios机架级架构。该架构将72个GPU整合为一个一致的加速器集群，这是AMD迄今构建的最大规模系统，也是其首个能真正抗衡英伟达Blackwell和Rubin世代NVL72机架级设计的方案。
AMD称MI455X为其“先进程度飞跃的AI加速器”。从展示情况看，无论是在芯片层面还是机架规模层面，这都旨在对抗英伟达在AI计算领域的主导地位。
芯片架构与制程工艺
MI455X是一款拥有3200亿个晶体管的大型芯片，采用先进封装技术。四个加速器复合介（XCD）通过混合键合堆叠在一个Fabric and Cache Die（FCD）之上。随后，两个FCD分别通过台积电CoWoS-L技术与六个HBM4存储堆栈、两个I/O die互连。
这种Chiplet设计使AMD能在XCD上使用最先进的台积电2N Gate-All-Around (GAA)制程，以最大化功耗和性能收益；而FCD和I/O die则采用台积电N3P工艺制造。
CDNA 5架构发生显著转变，基本构建块由“计算单元”更名为“工作组处理器”（WGP）。MI455X上的WGP数量保持256个不变，但每个WGP的吞吐量远高于前代MI355X，以提供巨大的性能提升。
编程模型方面，波前（wavefront）宽度从64调整为32。AMD表示，这一改变改善了指令延迟、分支发散惩罚和寄存器压力，并增加了与不同张量瓦片大小交互的灵活性。
性能表现与内存优势
相比CDNA 4，CDNA 5的理论峰值浮点运算次数（FLOPS）翻倍，部分场景下甚至达到四倍。MI455X在推理常用的低精度格式上优势明显，OCP MXFP8和MXFP4格式的吞吐量理论上比MI355X快4倍。
缓存与内存层次结构也经过深度修改。CDNA 4上的大型Infinity Cache被放弃，取而代之的是每个FCD上96MB的共享L2缓存（总计192MB）。AMD表示，MI455X的L2带宽是MI355X的3倍。
关键升级在于主内存架构转向HBM4。MI455X配备12个HBM4堆栈，提供432GB内存容量和每GPU 23.3 TB/s的带宽。相比之下，英伟达首款Rubin GPU仅配备288GB HBM4，带宽为22 TB/s。在72个GPU的Helios机架中，MI455X的聚合HBM容量达31.1 TB，比Vera Rubin的20.7 TB高出50%。
此外，CDNA 5引入了改进的张量数据移动器（TDM），支持直接从DRAM移动数据到WGP LDS缓存，并为内存读取添加组播支持，以降低功耗并提高有效带宽。
市场展望
尽管纸面数据亮眼，AMD承认实际性能取决于软件优化。不过，凭借Helios架构的72 GPU一致域及显著的显存优势，AMD在AI数据中心竞赛中更具竞争力。本周，AMD已宣布与微软和Anthropic达成关键交易。随着下半年下一代产品交付，AI计算领域的竞争预计将进一步升温。
【星途科讯 图文丨欧阳布布 首发于ZAKER科技，转载请注明出处】
热门跟贴