7月31日，澜起科技正式宣布，其在业界率先进入CXL 3.2 MXC（内存扩展控制器）芯片的试产阶段。这颗芯片直指数据中心和AI基础设施的内存瓶颈，试图用更高带宽、更大容量来应对大模型训练推理中持续膨胀的DRAM需求。

从公开参数来看，这颗MXC芯片有几个实打实的迭代。第一，它基于PCIe 6.x和CXL 3.2协议设计，支持CXL Type 3规范的CXL.mem和CXL.io协议，最高数据传输速率干到64 GT/s，把接口带宽拉到了新高度。第二，片内集成了双DDR5内存控制器，最高能支持8000 MT/s的DDR5内存，意味着一条链路可以挂更多、更快的内存颗粒，直接提升单节点内存密度。第三，芯片把PCIe 6.x PHY、DDR5 PHY以及双RISC-V处理器子系统都塞了进去，预置丰富的管理接口，方便下游厂商开发标准PCIe附加卡（AIC）、EDSFF等各种形态的CXL内存扩展产品。

打开网易新闻 查看精彩图片

更务实的动作在生态侧。澜起科技不仅放出了芯片，还同步交付了完整的SDK和分析测试工具，帮助客户做快速开发、兼容性验证和量产导入。据公司披露，这颗CXL 3.2 MXC已经导入三星和SK海力士的下一代CXL产品线，并且完成了初步验证。这等于说，两家内存巨头已经在用澜起的控制器去构建未来的CXL内存模组，生态落地信号相当明确。

澜起科技总裁Stephen Tai将这次试产定义为“推动CXL技术创新和产业化发展的重要里程碑”。他直言，面对AI时代持续增长的内存需求，公司提供的方案要兼顾高带宽、大容量和高可靠性，目标是加速CXL技术在数据中心和AI基础设施里的规模化落地。考虑到当前GPU集群对内存带宽的渴求，CXL内存扩展从纸面走向芯片试产，确实给行业提供了一个可量产的选项。