国家知识产权局信息显示，上海兆芯集成电路股份有限公司申请一项名为“延迟线电路、DDR延迟调整系统和DDR内存芯片”的专利，公开号CN122493916A，申请日期为2026年4月。

专利摘要显示，本公开涉及延迟线电路、DDR延迟调整系统和DDR内存芯片，包括：级联的多个延迟单元，各自包括第一和第二延迟元件及选择元件，第一延迟元件的第二输入端经由选择元件与第二延迟元件的第一输入端连接，选择元件根据控制信号选择是否接入第二延迟元件；调整单元，接收最后一个延迟单元的第一延迟元件所输出的信号、反相并将反相后的信号输入至最后一个延迟单元的第二延迟元件的第二输入端，时钟信号被输入至第一个延迟单元的第一延迟元件的第二输入端，延迟时钟信号从第一个延迟单元的第二延迟元件的输出端输出，被选择接入的第二延迟元件的第一输入端和第二输入端各自的输入信号同相。由此，在切换相位时不会产生毛刺且不存在时序损失。

声明：市场有风险，投资需谨慎。本文为AI基于第三方数据生成，仅供参考，不构成个人投资建议。

本文源自：市场资讯

作者：情报员