“晶圆级原子平整的结构在短沟道尺度下实现天然强栅控能力。”这句带着物理学术语的定义，正从论文走进产线。台积电、英特尔、三星、imec均已明确把二维半导体列入1nm节点后的核心路线图，国内则在2026年夏天交出了一份让全球瞩目的成绩单：8英寸二维半导体工程化示范工艺线在浦东全线贯通，全球首款32位RISC-V架构二维微处理器“无极”也已经问世。两年间，围绕原子层半导体形成的设备、材料、中试、应用链条，开始呈现出工业化量产的轮廓。

下面这五个维度，是目前产业链演进里最值得关注的变化。

打开网易新闻 查看精彩图片

一、材料长晶：从百纳米到数百微米，能做的材料不再只是二硫化钼

过去实验室里二维半导体的晶畴尺寸长期卡在百纳米级，而且碳污染让器件的性能大打折扣。南京大学王欣然团队和极钼芯科技搞出的oxy‑MOCVD技术，直接把二硫化钼的晶畴平均尺寸推到了数百微米，还从根源上抑制了碳污染。最关键的是，这套技术依托的Oxy‑MOCVD 200 ultra设备，核心部件实现了100%国产化。2025年10月，他们率先报道了全球首个6英寸过渡金属硫族化合物半导体单晶的量产化制备，150毫米晶圆上单向畴对齐率超过99%。到了2026年，已经不只能做MoS₂，WS₂、WSe₂等主流材料都能在8英寸单晶上稳定生长，并且产品已进入剑桥大学、复旦大学等机构，和下游芯片企业达成实质合作。这一下，材料供应从“能不能做”的学术命题，彻底转向了“能不能稳定交货”的工业命题。

更让人松一口气的是，p型材料的短板也没落下。做CMOS逻辑电路，n型和p型缺一不可。二硫化钼、二硫化钨这类n型已经跑到晶圆级单晶，但高迁移率、高稳定性的p型半导体一直处于稀缺状态。2026年7月，中科院金属所团队利用特殊单晶基底的台阶引导效应，实现了p型MoSi₂N₄单层单晶晶圆的大面积定向生长，把过去多晶薄膜的晶界缺陷这一拦路虎给踢开了。至此，从n到p的晶圆级制备拼图完全凑齐，二维CMOS的完整性向前跨了一大步。

二、特色功能材料：铁电晶体管把工作电压打到0.8V

如果以为二维半导体只是在逻辑电路里替代硅，就太小看它了。北京大学彭海琳团队在晶圆级尺度上可控备出了超薄、均匀的铁电薄膜及其异质结构，由此构筑的铁电晶体管工作电压低至0.8V，循环耐久性超过1.5×10¹²次，这三个指标每一项都甩开现有工业级铪基铁电体系一截。0.8V的操作电压意味着什么？在低功耗边缘计算芯片和神经形态器件里，这意味着能耗预算表上可以划掉一大块。而且这是首次在晶圆级层面展示二维铁电材料体系，直接为高能效先进芯片备出了一条新的材料技术路径。

三、中试线：半年跑通全流程，代工服务已经打开

材料和器件的单点突破，没有中试线承接，就只能停在文章里。2026年7月，原集微科技在浦东建设的8英寸二维半导体工程化示范工艺线全线贯通，从2026年1月完成点亮到全流程设备调试与工艺优化，仅用了半年多。这条线不是实验室的小型试制平台，它具备了完整的流片和工程化试制能力，把晶圆生长、集成工艺、器件建模、电路设计一直到封装测试全部打通。消息一出，北京大学、清华大学、上海交通大学、南京大学等高校团队立刻与原集微完成校企研发签约，代工服务正式向科研端开放。西安先导院、上海二维星科技等企业也同步达成产业链战略合作，浦东川沙新镇以此为核，开始吸引上下游集聚。上海更是已经把二维半导体纳入未来产业重点培育方向，目标就是形成“研发—中试—量产”的闭环。如果把传统硅基产线比作一条高速公路，二维半导体可以复用其中约70%的设备，这意味它不会颠覆既有产业体系，反而会在材料、设备、制造、先进封装这些环节拉出全新的增量车道。

四、PDK打破设计制造壁垒：500纳米工艺良率超99.99%

产线通了，没有工艺设计套件（PDK），设计端和制造端就是两张皮。原集微同时放出了基于8英寸中试线的500纳米PDK 0.1版本，这是二维半导体领域第一个兼容主流EDA工具链的工艺IP，包含Pcell、DRC、LVS、PEX等全套工具包。工艺良率大于99.99%，直接对标硅基同等制程水准，意味着它可以支撑十万管级二维电路的设计与晶圆级制造。过去国内团队做二维器件多靠手工，跟工业标准差距巨大。有了PDK，电路设计师就可以像画传统芯片一样画二维芯片，代工厂也能照单流片，设计和制造的衔接鸿沟开始被填平。

五、从处理器到存储器，应用版图已非纸上谈兵

说到应用，二维半导体已经不再只存在于论文里的器件表征。2025年，全球首款基于MoS₂的32位RISC‑V架构微处理器“无极”发布，集成5900个晶体管，厚度只有0.7纳米，单级反相器良率达99.77%，在1kHz时钟频率下跑通了全部37种RV32I整型指令。作为概念验证，它证明二维材料完全可以构建出复杂逻辑电路，而且在关态超低漏电方面天生自带优势，适合物联网和边缘计算场景。

一年后，南京大学王欣然、邱浩团队联合苏州国家实验室和华为，进一步搞出了“梦启（MAGIC）‑1000”。这颗世界首款MoS₂多位并行微处理器，采用0.5μm工业制程，在超紧凑芯片面积里集成了1433个晶体管，创下新兴非硅数字电路的最高集成密度。难能可贵的是，整个设计‑工艺‑制造流程已经完全与Fab产线兼容，标志着国内二维半导体真正进入产线融合的新阶段。从“无极”到“梦启”，晶体管数量没有简单堆砌，但工业成熟度和系统设计能力上的阶跃，看一眼就知道。

储存器方向同样在延伸。虽然原文没有详细展开存储端的具体指标，但产业链从计算到存储的扩张路径已经清晰——当晶体管能在原子层厚度下稳定开关，存储单元的微缩潜力自然会跟着释放。

最后忍不住吐个槽：全球范围内，台积电在2026年VLSI上拉着ASML和imec展示了300mm晶圆上50nm接触栅极间距的二维n/pFET集成，脚步踏得又快又重。国内这边也同步把材料、设备、中试、代工、设计IP一条线拉通，速度一点儿不慢。可还是有人会说“二维半导体离实用还远”。看看8英寸单晶出货、99.99%良率的PDK、已经跑通的32位RISC‑V处理器，再说“远”，恐怕就真的只是不肯更新数据库了。