近日，在2026年开放计算项目亚太峰会（OCP APAC）上，台积电先进封装技术与服务副总经理何军透露，该公司目前现已实现5.5倍光罩尺寸CoWoS先进封装的规模化量产，多家头部 AI 客户的产品组装良率已稳定在98%以上，部分旗舰级产品良率甚至高达99%，并计划于2029年将 CoWoS 封装的尺寸上限进一步拓展至14倍光罩。
封装技术突破与良率表现
在 AI 芯片制造流程中，晶圆光刻固然关键，但后端先进封装同样扮演着决定性角色。数据中心所需的超大规模 AI 芯片，高度依赖算力芯片与高带宽内存（HBM）的高密度异质整合。由于封装尺寸随芯片拼接数量急剧增加，生产难度呈非线性上升，半导体行业通常以光罩尺寸的倍数来衡量封装规模。
传统大面积封装极易出现底部填充胶气泡、微凸块对位偏移、基板翘曲变形等工艺缺陷，良率往往随着尺寸扩大而显著下滑。而台积电通过多轮工艺迭代与全流程品质管控优化，成功将 5.5 倍光罩尺寸的 CoWoS 封装良率推升至稳定超过 98%、部分达 99% 的高水平，充分体现了其工业化量产能力与极致品质控制水准。
技术挑战与跨系统协同优化
何军深入剖析了封装尺寸突破3倍光罩临界点后所面临的技术瓶颈。他指出，当封装面积达到该阈值时，芯片对热应力与机械应力的耐受度要求急剧提升，多项物理性能与长期可靠性指标甚至需要达到或超越车规级标准，这远超传统数据中心级芯片的设计要求。
为确保超大封装下的系统级稳定性与长期可靠性，台积电提出了两项创新研发思路。首先是前端全链路设计协同：芯片及零部件在研发初期就必须针对机械力学与热学特性进行定向优化，不能仅靠后期的组件层级验证。其次是理念的全面落地：将“系统技术协同优化”（STCO）理念贯穿于材料选型、跨系统多物理场仿真及全局协同验证等全部环节。
产能建设与未来展望
面对生成式 AI 带来的爆发式需求，台积电过去三年间 CoWoS 产能几乎保持逐年翻倍的扩张节奏。截至目前，台积电已部署 10 座先进封装厂，虽然产能持续爬坡并向市场需求靠拢，但整体供需仍处于紧平衡状态。该技术迭代不仅将持续推动 AI 算力能级升级，也将带动上游材料、设备等全产业链的协同发展。
小编将在第一时间分享更多相关最新动态和爆料，敬请关注。
热门跟贴