近日，三星半导体研究院晶圆代工工艺开发团队负责人朴昌民透露，三星计划在2030年左右实现 1 纳米制程节点上高数值孔径（High-NA）极紫外（EUV）光刻设备的规模化商用落地。
朴昌民表示，对于三星即将进入量产阶段的2 纳米（SF2）和 1.4 纳米（SF1.4）节点，当前High-NA EUV 技术成熟度仍不足以支撑大规模量产。更高阶的光刻分辨率要求将在 1 纳米节点成为刚性门槛，因此三星正联合上游设备与材料伙伴共同推进技术攻关。
按官方公布的工艺路线图，1.4 纳米（SF1.4）预计 2029 年实现量产，2030 年将同步推出 SF1.4 + 优化版本与旗下首个 1 纳米制程节点。在1.4纳米全周期与 1 纳米节点初期阶段，基于 0.33 数值孔径（Low-NA）EUV 的多重图案化技术仍将作为工艺主流；待技术与配套产业生态成熟后，High-NA才会逐步接棒成为新一代先进制程的核心方案。
技术背景与行业对比
High-NA EUV 将光刻系统的数值孔径从传统的 0.33 提升至 0.55，光刻分辨率实现大幅跃升，可通过单次曝光完成超精细电路图案的印制，能够有效降低工艺复杂度、提升生产效率，并在长期维度下摊薄制造成本。
但该设备的落地门槛极高，ASML 单台 High-NA EUV 设备售价约 3.5 亿至 4 亿美元，达到现有 Low-NA 系统的两倍，同时还需要配套光罩、光刻胶等全链条材料体系同步升级，整体投入成本显著提升。
现阶段，全球晶圆代工头部厂商针对 High-NA EUV 的落地策略呈现明显分化，英特尔布局节奏最为激进，计划 2029 年前后在 14A 节点实现 High-NA EUV 的大规模量产；台积电则秉持更为谨慎的路线，认为现有 Low-NA EUV 搭配多重图案化技术足以维持制程竞争力，至少到 2029 年仍将以 Low-NA 方案为主。
三星是三大头部厂商中较晚正式明确大规模导入 High-NA EUV 的企业，但凭借在现有 Low-NA 设备上的深厚技术积累，其通过多重图案化工艺已在 2 纳米及以下节点实现了接近 High-NA 的制程精度表现。
成本与策略考量
多重图案化技术虽然延缓了企业对高端新设备的即时资本投入，但随着制程节点持续微缩，将面临工艺复杂度攀升、良率管控难度加大、边际成本走高等多重挑战。
单台近 4 亿美元的 High-NA 设备对晶圆厂构成了沉重的资本开支压力，叠加三星晶圆代工部门近年持续面临盈利承压的现状，三星选择了“研发先行、量产后置” 的务实路径，在正式商用前优先完成技术验证与生态磨合，待技术成熟度达标后再切换至量产阶段。目前，三星已在旗下研发园区部署 High-NA EUV 设备开展技术预研，但其大规模量产的时间节点已与 1 纳米制程深度绑定。
未来较长一段过渡期内，Low-NA 多重图案化与 High-NA 单次图案化两套技术方案将处于并行发展的状态。三星总体选择保守渐进式路线， 在1.4纳米及初期1纳米继续优化 Low-NA方案，待生态成熟后全面切换 。该方案有助于控制短期资本开支与量产风险，同时为长期技术领先预留了充足的缓冲空间。
另外一方面，当前三星2纳米制程已正式进入量产阶段，1.4 纳米制程的研发工作也在稳步推进。随着全球 AI 与高性能计算市场需求爆发式增长，光刻技术已成为决定晶圆代工企业核心竞争力的关键变量。
总结展望
总的来看，三星此次明确High-NA EUV的导入节奏，是先进制程竞赛中兼顾短期成本控制与长期技术迭代的典型务实选择。它既稳住了2纳米、1.4纳米节点的量产推进节奏，也为1纳米世代的技术竞争力打下基础。
随着AI与高性能计算市场需求持续冲高，三大厂商差异化的光刻路线将重塑先进代工的竞争维度，其后续1.4纳米量产表现与1纳米技术细节，将直接影响全球先进制程的市场格局与产业话语权。
小编将在第一时间分享更多相关最新动态和爆料，敬请关注。
热门跟贴