英特尔日前在Hot Chips大会上公布了下一代Xeon 7服务器处理器平台Diamond Rapids（代号DMR）的更多技术细节。该平台原计划于2026年推出，配置最高192个核心及16条内存通道，但目前已确认延期至2027年上市。与此同时，英特尔将旗舰型号的核心数量进一步提升至256个性能核心，直接对标同样最高256核的AMD第六代EPYC Venice系列。
与以往面向更广泛服务器市场的产品不同，Diamond Rapids将聚焦高性能计算领域。该平台完全取消超线程技术，也就是业界常说的同步多线程（SMT），并且仅提供面向高核心数市场的高端AP版本。原本规划中的8通道Diamond Rapids-SP产品已被取消，因此DMR不会覆盖AMD产品线的所有层级，而是专注争夺最顶端的HPC市场。
英特尔后续的Coral Rapids产品预计将重新引入超线程技术，并可能带来新一代SP系列处理器。不过，从架构复杂度来看，Diamond Rapids仍是英特尔迄今最精密的Xeon处理器之一。其设计思路在一定程度上让人联想到AMD在2019年借EPYC Rome引入的模块化Chiplet路线：将计算、I/O与内存功能拆分，再根据不同产品需求灵活组合。经过数代产品的探索后，英特尔似乎终于找到了更适合自身的多芯粒整合方式。
Diamond Rapids单颗处理器最多可由22个芯粒组成，并可按计算能力、缓存容量和内存配置的需求进行增减。这些芯粒主要分为三类：最多16个采用Intel 18A-P工艺制造的计算芯粒、4个采用Intel 3-T工艺制造的计算构建块基础芯粒，以及2个基于Intel 3工艺打造的可扩展Fabric Hub芯粒，后者负责连接系统中的各个部分。
其中，18A-P是英特尔18A制程的改良版本，属于2nm级工艺技术。英特尔称，在相同性能下，该工艺可将功耗降低18%；在相同功耗下，则可带来最高9%的性能提升。除了制程收益外，Diamond Rapids还将采用全新的性能核心微架构，因此实际性能表现还会受到核心IPC改进的影响。
每个计算芯粒最多集成16个核心及其对应的二级缓存。最多4个这样的计算芯粒会通过Foveros 3D直接混合键合技术堆叠在一个计算构建块基础芯粒之上。基础芯粒则集成三级缓存：每个计算构建块提供320MB L3缓存，顶级Diamond Rapids型号的L3缓存总容量最高可达1.28GB。
英特尔没有使用EMIB嵌入式多芯粒互连桥来连接计算模块与I/O、内存模块，而是采用更接近UCIe-S风格的封装互连方案，即通过有机封装基板而非硅桥传输数据。英特尔将这一新型芯粒架构称为“扇出式互连架构”。
两枚可扩展Fabric Hub芯粒整合了内存控制器与I/O接口，其设计理念与AMD近几代EPYC服务器处理器中的I/O Die有相似之处。通过复制此类芯粒，英特尔能够扩展内存通道和互连能力。两枚Fabric Hub合计可提供最多16条DDR5内存通道，标准DDR5内存速率最高可达8000MT/s，采用MRDIMM时则可达到12800MT/s。
在扩展连接方面，Diamond Rapids最高支持128条PCIe 6.0、CXL 3或UPI 3通道，此外还提供8条PCIe 4.0通道，后者可能用于板载网络、USB或基板管理控制器等辅助I/O设备。
这一设计也反映出英特尔对内存访问方式的调整。此前的Granite Rapids-AP默认呈现为三个非统一内存访问（NUMA）节点，而Xeon 7 Diamond Rapids希望提供统一内存访问（UMA）架构。由于采用了新的封装互连方式，计算构建块可以直接与两枚Fabric Hub通信，避免了经由额外跳转访问不同I/O模块的问题。英特尔认为，这种设计既有助于实现UMA，也能控制先进封装成本。
不过，DMR平台仍有不少关键参数尚未公布。英特尔尚未说明核心最高频率，也没有披露新性能核心相较Granite Rapids的IPC提升幅度。缓存层级的具体细节同样有限，目前仅能确认其L3缓存容量将非常可观。
指令集方面，Diamond Rapids将支持更新后的AMX矩阵扩展指令，新增FP8支持，以提升CPU执行机器学习任务时的效率。该处理器也将成为首批完整支持AVX 10.2的产品之一。AVX 10.2旨在改进英特尔早期AVX-512实现的一些局限，对高性能计算和超级计算应用具有重要意义。
虽然UMA预计会成为默认配置，但对于需要将大量核心拆分为较小资源域的HPC工作负载而言，NUMA支持仍然十分关键。英特尔尚未详细说明DMR将如何实现NUMA划分，但从架构上看，该处理器理论上可被划分为两个、四个甚至更多子NUMA集群，是否开放这一能力可能主要取决于BIOS设置。
产品分层也是另一个未解问题。目前已知英特尔将推出256核和192核版本，但尚不清楚会将核心数下探至何种程度。理论上，英特尔可将产品裁剪为仅含一个计算构建块和一个16核计算芯粒的版本；但更现实的判断是，Diamond Rapids的最低配置可能会落在64核至128核之间。
从已公布规格看，Diamond Rapids有望成为英特尔近年来最具竞争力的一代高端Xeon。AMD的Venice EPYC和英特尔的DMR都将提供最高256个核心、16条内存通道、超过1GB的三级缓存，以及相近的互连能力；双方旗舰产品的热设计功耗预计也都将在600W左右。
英特尔的明显短板在于没有超线程技术。在某些高度依赖线程数量的工作负载中，即便双方核心性能接近，AMD仍可能凭借SMT取得两位数的性能优势。但在HPC领域，超线程并不总能带来收益。例如，用于全球超级计算机排名的HPL基准测试，通常未必能从超线程中获益。Arm此前甚至表示，同步多线程在部分场景下可能弊大于利。
这也让Diamond Rapids存在被英特尔定位为低延迟AI代理沙箱处理器的可能性，例如承载AI生成的Python代码执行环境，或用于编译并运行C、Rust代码的隔离容器。但即便如此，DMR大概率仍不会成为英特尔的高出货量产品，尤其是在英伟达正推动自研Vera CPU作为AI系统首选主机端处理器的背景下。
最终，Diamond Rapids的市场表现仍将取决于价格与性价比。AMD当年推出EPYC Rome时，未必能在单核心性能上压倒英特尔，但它凭借更高的核心数、更丰富的I/O和更大的内存扩展能力，提供了更具吸引力的单位成本价值。如果英特尔能够以更低价格交付更多核心，那么对特定客户而言，即便AMD拥有更强的绝对性能，Xeon 7仍可能具备竞争力。
热门跟贴