安全不再是一次性认证

随着AI、芯粒、软件定义系统以及新法规不断扩展攻击面，半导体行业正在重新审视硬件安全的定位。过去把安全当作附加功能、通过认证就结束的做法，已经难以应对当前跨芯片、软件栈、网络、固件、FPGA和互联系统的攻击。多位业内专家在近期设计自动化大会的一场闭门圆桌讨论中指出，可见性、问责机制和实际部署纪律，正在变得比单纯拿到认证更重要。

参与讨论的专家来自Arteris、Cadence、Keysight EDA、Rambus、Siemens EDA、Synaptics和Synopsys。他们围绕客户是否具备有组织的安全跟踪计划、认证的实际价值，以及芯粒架构带来的新挑战展开交流。

客户的安全跟踪仍不成熟

Cadence高级应用工程师Yathiendra Vunnam表示，目前看到许多客户采用纵深防御思路，在OSI网络模型的每一层部署不同类型的安全处理，例如IPsec、MACsec等，以满足高性能计算需求。同时，大量客户把认证作为重点，因为从商业角度看，拿到认证有助于产品销售。

不过，Vunnam也提到另一种做法：客户先列出从A到Z的全部需求，再逐步筛选缩减，最终得到一个可即插即用的IP。开放计算项目OCP Caliptra也是市场上被频繁讨论的话题，并且与芯粒结合存在较大潜力。

认证不等于真正安全

讨论中一个反复出现的观点是，法规如欧盟《网络弹性法案》（CRA）正在提升行业对安全的关注，并推动投资。但专家提醒，认证并不必然证明产品真正安全。攻击可能发生在认证范围之外，或者出现在产品部署后的生命周期中。

打开网易新闻 查看精彩图片

随着零日威胁、AI攻击以及基于芯粒的架构让验证变得更加复杂，对软件和硬件组件的可见性变得至关重要。这包括物料清单、漏洞跟踪以及部署后的持续监控。专家认为，安全需要从设计阶段延伸到部署和运维阶段，形成连续防御，而不是停留在合规检查表上。

持续监控成为新要求

多位专家强调，芯片安全正在从“复选框合规”转向持续防御。这意味着企业需要建立对硬件和软件组件的持续可见性，跟踪漏洞状态，并在产品部署后继续监测安全状况。对于采用芯粒架构的系统，由于不同供应商的组件被集成在一起，责任边界和验证难度进一步增加。

圆桌讨论还涉及FPGA、固件和互联系统等容易被忽视的攻击入口。专家指出，攻击者不再只盯着单一芯片，而是会寻找整个系统中防护最薄弱的环节。因此，单一环节的认证无法覆盖系统级风险。

行业需要新的部署纪律

从讨论内容看，半导体公司面临的压力来自多个方向：法规要求更严格，客户对认证的依赖仍然存在，但实际攻击面却在快速扩大。专家们认为，真正的安全需要把可见性、问责和部署纪律结合起来，而不是把认证当作终点。

这场闭门讨论的完整内容以摘录形式发布，第一部分已可查看。后续讨论预计还会涉及芯粒互连安全、供应链可信度以及AI驱动的攻击检测等方向。