AI推理需求的爆发式增长，正在把数据中心互联推向一个新的临界点。

8月29日，中泰证券分析师王芳、孙悦文发布研报《光学向芯片靠近：AI 算力互联的演进主线从铜互联、可插拔光模块到NPO与CPO》认为，AI推理Token需求爆炸式增长，Google两年内月处理量从9.7万亿增至超3200万亿，倒逼算力互联从铜缆向近封装光学加速演进。而技术演进主线不是简单地“用光替代铜”，更重要的是“逐步把光电转换位置从前面板移向ASIC附近，以减少越来越难以补偿的高速电信号传输”。

从铜互联、可插拔光模块，到NPO（近封装光学）、CPO（共同封装光学），每一步技术迭代背后，都是同一个驱动力：高速电信号越来越难传，光学就得越来越靠近芯片。

产业链价值将从传统可插拔光模块向高功率CW激光器、FAU、高密度连接、先进封装等环节重新分配，但业绩兑现仍需以客户定点和批量交付为依据。

为什么互联成了算力瓶颈？

分析师援引Google数据称，其各产品端月度处理量由2024年5月的9.7万亿增至2025年5月约480万亿，并在2026年5月超过3,200万亿，两年增长超过300倍。

Token量暴增的直接后果是：GPU之间需要更频繁、更快速地协同工作。分析师指出，“Token增加会显著提高多卡协同的重要性，GPU越快、专家数量越多、推理并发越高，系统越需要低时延、高带宽的全互联网络。”

资本开支数据印证了这一判断。截至2026年二季度，Google将全年资本开支预期提升至1,950亿—2,050亿美元，Amazon预计约2,200亿美元，Meta预计1,300亿美元。

与此同时，互联架构也在分化为两条主线。分析师区分了Scale-up与Scale-out的不同角色："

Scale-up把一组XPU组织成低时延、紧耦合的计算域，强调单芯片注入带宽、尾时延、确定性流控以及集体通信效率；
Scale-out把更多服务器、机柜和计算域连接起来，强调网络规模、跨域吞吐、路由弹性和开放互操作。

两者都需要光互联，但对功耗、故障边界和维修方式的要求并不相同。

铜的边界在哪里？

单通道速率的提升，正在压缩铜互联能覆盖的距离。

分析师援引华为数据指出，随着SerDes由25G NRZ向50G、100G、200G PAM4演进，PCB、DAC等纯电互联的有效距离持续缩短。Broadcom在特定场景中估算，100Gbps/lane DAC约可覆盖4米，提升至200Gbps/lane后可能缩短至2米；OIF对224G/lane接口给出的无源铜目标则集中在约1米。

铜的退出不是一刀切。分析师强调，“铜转光不是统一时点，而是不同距离层级依次重新计算经济性”——封装内和板级连接厘米到米级，机架内跨越数米到数十米，叶脊网络和数据中心互联距离更长，光纤低损耗和标准化的优势才更加突出。

可插拔光模块是铜向光演进的第一次大规模产品化，但它的瓶颈也在显现。分析师指出，“交换容量每翻倍一次，若继续依靠相同粒度的可插拔端口，模块数量、DSP功耗和前面板散热同步上升”。有限的面板空间无法同时容纳更多端口和更大的散热结构。

NPO：过渡平台，不是终点

NPO（Near-Packaged Optics，近封装光学）的核心逻辑，是把光引擎从前面板“搬”到ASIC旁边，但保留可分离的边界。

分析师解释：“NPO把可独立制造、测试和更换的光引擎部署在ASIC附近，在缩短电通道的同时，保留了部件筛选、良率隔离和一定的维修弹性。”

这带来两项直接收益：一是降低电通道损耗，二是良率解耦——“高价值ASIC、光引擎、FAU和外置光源可以分别形成Known Good Die或合格子组件，再在系统装配阶段组合；某颗光引擎异常时，可分离设计有机会只更换失效部件，避免把局部光学缺陷放大为整套ASIC封装报废。”

链路损耗数据更直观。分析师援引OIF在112G/lane示例中的数据：前面板可插拔的bump-to-bump损耗约为22—24dB，NPO约13dB，CPO约10dB。“NPO已经通过缩短主板通道获得大部分改善。”

但NPO并不简单。分析师指出，其产业化难点“并不局限于光引擎本身，还包括224G高速电接口、PIC与EIC封装、外置光源、高通道FAU、板内光纤、冷却以及管理测试等系统接口”。

光源的位置尤为关键。外置ELS/ELSFP把激光器放在较低温且可更换的位置，但“增加保偏光纤、连接器、分光和耦合损耗，需要更高纤耦输出功率及更完整的光功率闭环”。

在技术路线上，硅光与VCSEL并行发展，并非非此即彼。分析师认为，“短距、高并行、光纤数量可接受的场景可以优先评估VCSEL；需要WDM、更长覆盖或更高前面板带宽密度的系统更适合硅光。设备商也可能在同一超节点内为不同链路层级采用不同光学平台。”

从产业进展看，阿里已公开以3.2T NPO作为试点起点，并同步推进6.4T UPO与接口标准化；腾讯则同时验证3.2T硅光和VCSEL链路；华为Hi-ONE平台同时布局VCSEL与硅光路线，并把光引擎、外置光源、连接、冷却和链路监测放入同一系统框架。

分析师强调，“当前3.2T NPO主要承担试点和运行数据积累功能，向6.4T、7.2T升级则意味着电气、光学、封装和测试体系整体换代”。NPO能否从样品走向通用平台，“最终取决于接口标准、装配良率、长期运行数据和现场维修成本”。

CPO：更深的集成，更高的门槛

CPO（Co-Packaged Optics，共封装光学）把交换ASIC与光引擎纳入共同封装，把高速电路径压缩至毫米级或封装级。

功耗收益可量化。分析师援引Cisco在特定51.2T系统口径下的估算：CPO相较可插拔架构可降低约25%—30%的整机功耗。Broadcom在特定576 GPU互联情景中给出的数据更具体：DSP可插拔、LRO和CPO光学功耗分别约为16.2kW、11.7kW和7.1kW。

面板密度的变化同样直观。分析师指出，“四只800G OSFP模块能够提供3.2T带宽，一只3.2T CPO光引擎也能提供相同数量级的带宽，但后者不再需要在前面板保留完整模块外壳、笼子和模块散热器。”

英伟达是目前CPO落地最具代表性的案例。分析师详述：英伟达已落地Quantum-X800-Q3450和Spectrum-X两代CPO交换机，分别用于InfiniBand及以太网。Quantum-X整机搭载4颗Quantum-3交换ASIC，整机聚合总带宽115.2Tbps，整机含72颗光引擎OE。Spectrum-X中，单OE带宽提升至3.2Tbps，整机有效带宽32×3.2T=102.4Tbps。

台积电COUPE平台是支撑CPO规模化的关键制造基础。分析师指出，COUPE“正逐渐成为CPO/OIO主流选择方案”——英伟达在GTC 2025大会上展示了COUPE光引擎，成为首批上市的COUPE产品；博通未来技术路线图也已从其原有供应链转向COUPE平台；Ayar Labs也将COUPE纳入发展规划。

但量产门槛不低。分析师列出五道门槛：联合良率、热管理、外置光源、测试诊断、维修。

其中良率是核心。“CPO把高价值ASIC、PIC、EIC、光纤耦合结构和先进封装放入同一产品边界，任何一处缺陷都可能放大报废损失。”联合良率并非各部件良率的简单相乘，“大尺寸基板、中介层、微凸点和多材料堆叠在回流焊与热循环中会产生翘曲和热膨胀失配，光纤耦合对微米级位移高度敏感。”

维修问题同样不可回避。“CPO若缺少可分离子组件，局部光学缺陷可能演变为整块交换板或共同封装返厂。CPO必须证明节省的功耗和空间足以覆盖更高的故障处置成本。”

谁受益？产业链价值如何重分配？

光学内移不是光模块价值量的平移，而是“功能位置、器件规格和制造责任同时重构”。

分析师梳理了几个关键增量方向：

高功率CW激光器是外置光源路线中相对明确的增量。集中供光可以减少激光器颗数，却提高单颗功率、可靠性和ELS系统价值。古河电工公开的8通道ELS样机在55°C壳温下实现每通道20dBm纤耦输出。分析师提醒，“研究应关注单位光源输出功率、冗余比例、ELS价值量和客户定点，而不能直接把端口数量映射为激光器颗数”。

保偏光纤需求集中在外置光源至偏振敏感硅光调制器之间的供光链。但分析师特别指出，Intel OCI光I/O芯粒公开采用SMF-28且不需要PMF，“进一步说明保偏光纤具有明确的路线依赖，不能外推为所有CPO出纤的普遍变化”。

FAU和高密度连接的增量逻辑“更具普适性”。光纤进入ASIC周围的高热流、高密度区域后，需要在大尺寸基板翘曲、热循环、振动和污染环境下维持微米级对准和低插损，由此带动V形槽、透镜或微光学、MT插芯、MPO/MTP、光纤带、盲插连接器等整条链条升级。

先进封装、测试和热管理的价值将在量产阶段进一步放大。NPO需要高性能有机基板、LGA或插座、夹持结构；CPO更依赖大尺寸基板、中介层或嵌入式桥、微凸点、低翘曲材料。

分析师最后强调，产业链价值重分配的逻辑清晰，但“最终业绩兑现仍需以客户定点、批量交付、良率和可靠性数据为依据”。