芯片越做越小，是摩尔定律的老故事；把芯片“对折”起来，却是华为给出的新答案。
近日，芯片分析博主Kurnal公布了华为最新旗舰处理器麒麟9050 Pro的晶圆显微照片。照片显示，这颗芯片由两块裸片上下堆叠而成：一块是采用中芯国际N+3工艺制造的逻辑芯片，另一块是采用N+2工艺制造的SRAM缓存芯片。
芯片显微照片是业内观察芯片设计的重要窗口，可以直接看到各个功能模块的布局。
两块裸片的尺寸均为11.13毫米乘10.84毫米，面积约120.65平方毫米，比上一代麒麟9030S的约122平方毫米还要小一些。
面积缩小了，晶体管密度却大幅跃升。这背后，是华为在9月8日随三折叠屏手机Mate XT 2一同亮相的“逻辑折叠”技术。
把芯片“对折”的逻辑折叠技术
传统的手机芯片，是把CPU、GPU、缓存等功能单元平铺在同一块硅片上，就像在一块地皮上盖平房。
逻辑折叠的思路则是“盖楼房”。它把部分电路从平面上“折”起来，垂直堆叠到另一层裸片上，再通过极细间距的垂直互连把两层连接在一起。
楼层之间的“电梯”越多、越密，上下两层的配合就越默契，这正是垂直互连技术的关键所在。
这样做有两个直接好处。一是在相同的占地面积内塞进更多晶体管，二是缩短信号传输的路径，从而降低延迟和功耗。
根据爆料者给出的数据，麒麟9050 Pro的等效平面晶体管密度约为每平方毫米2.38亿个。
需要说明的是，“等效平面密度”是把堆叠的两层晶体管折算到单层面积上的结果，并不等同于单层工艺本身的密度。
作为对比，上一代麒麟9030的密度约为每平方毫米1.12亿个，晶体管总数约158.8亿个。换句话说，新芯片的等效密度几乎翻了一番。
这种把缓存和逻辑分层堆叠的做法，在业界并非没有先例。
AMD的3D V-Cache技术，就是把额外的SRAM缓存堆叠在处理器核心之上，大幅提升了游戏性能。但把这种思路搬进对功耗和体积极为苛刻的手机芯片，并且同时用于逻辑电路，仍然颇具挑战。
华为方面表示，麒麟9050 Pro的整体性能比上一代提升了42%，能效也有所改善。
这一数字是华为官方给出的整体性能提升，实际体验还要看具体应用场景下的测试结果。
这颗芯片目前只用于华为旗舰手机的Pro Max和RS等高端版本，以及Mate XT 2三折叠屏手机。
绕开光刻机封锁的另一条路
要理解华为为什么要“折叠”芯片，就必须回到美国的出口管制。
制造最先进的芯片，离不开荷兰阿斯麦公司生产的极紫外光刻机。由于美国的限制，中国大陆的晶圆厂无法获得这类设备，只能依靠深紫外光刻机，通过多重曝光等复杂工艺来推进制程。
中芯国际的N+2和N+3工艺，正是在这种条件下艰难推进的成果。外界普遍认为，N+3大致相当于5纳米级水平，但成本和良率都面临不小的压力。
让逻辑芯片用更先进的N+3工艺、缓存芯片用相对成熟的N+2工艺，也体现了一种“好钢用在刀刃上”的思路。
当“往小里做”的道路越走越窄，“往高处堆”就成了一条现实的突围路线。
这就好比城市土地有限时，人们不再一味扩张城区，而是建起了摩天大楼。
先进封装和三维堆叠技术，对光刻机的依赖相对较低。通过把不同工艺、不同功能的裸片组合在一起，芯片设计者可以在制程受限的情况下，依然榨取出更高的性能。
这种思路在业内被称为“系统级创新”，它不再执着于单个晶体管的尺寸，而是从架构、封装和协同设计中寻找增量。
有分析认为，麒麟9050 Pro的能效表现已经可以与3纳米级芯片相比较。如果这一判断得到更多实测验证，将意味着华为在受限条件下找到了一条颇具竞争力的技术路线。
良率与成本仍是待解难题
当然，“折叠”并不是没有代价的。
从单块裸片来看，面积变小通常有利于提高良率，因为晶圆上的每一个缺陷影响的芯片数量更少。
但两块裸片键合在一起后，任何一块出现问题，或者键合过程出现瑕疵，整个封装都可能报废。因此，整体封装良率反而可能更低。
此外，堆叠结构还会带来散热方面的挑战。两层芯片紧密贴合，热量更难散发，这对手机这样空间狭小的设备尤其敏感。
如何在发热与性能之间取得平衡，将直接影响用户在长时间游戏或拍摄时的体验。
这也解释了为什么这颗芯片目前只用在最高端的机型上。在良率和成本进一步优化之前，大规模普及仍有难度。
不过，从行业趋势来看，三维堆叠正在成为全球芯片巨头的共同方向。台积电、英特尔和三星都在大力投入先进封装，苹果和英伟达的高端产品也越来越多地采用多芯片组合方案。
华为的不同之处在于，它是在更受限的条件下，被迫更早、更激进地走上了这条路。
这种被逼出来的创新，往往会在未来演变为独特的技术优势。
一张显微照片，折射的是中国芯片产业在封锁下的韧性与创造力。
光刻机的差距短期内难以弥合，但芯片竞争从来不只有一条赛道。当平面上的路被堵住，向上生长或许就是新的出路。
热门跟贴