10月3日，半导体分析机构Kurnal Insights发布了华为麒麟9050 Pro芯片的裸片（Die Shot）显微照片。这是这款芯片的内部结构第一次被如此清晰地展示出来。
照片背后藏着一个关键信息：华为正在用一种全新的方式造芯片——不是把平面做得更小，而是把芯片"叠"起来。
面积反而更小了 (1) 两颗裸片，分工明确
从显微照片可以看到，麒麟9050 Pro由两颗尺寸完全相同的裸片垂直堆叠而成。每颗裸片的尺寸均为11.13mm × 10.84mm，面积约120.65mm²。
一个反常识的事实是：这个单颗面积，甚至略小于前代麒麟9030S的122mm²。
两颗裸片并非简单复制。一颗负责核心计算逻辑，另一颗专用于SRAM和缓存。两者通过高密度垂直互连技术连接，实现逻辑与存储单元在物理上的紧密贴合。
(2) 两种工艺混搭，业内首次
据爆料人@Taog_1575透露，计算裸片采用中芯国际N+3工艺，SRAM裸片则采用N+2工艺。
用两种不同工艺节点的裸片组合在同一颗芯片里，这在业内尚属首次。计算层用更先进的工艺追求性能，缓存层用成熟工艺控制成本和良率——这是一种非常务实的设计选择。
什么是"逻辑折叠"？ (1) 从平面到垂直
这一结构正是华为"逻辑折叠"（LogicFolding）技术的首次商业化落地。
传统芯片是平面布局：所有元件铺在同一层，信号线像城市道路一样纵横交错。芯片越大，走线越长，延迟和功耗就越高。
逻辑折叠把这个平面"折"成垂直堆叠。用极短的垂直互连替代长距离水平走线，信号从计算层到缓存层只需要上下一步，不用绕路。
(2) 密度提升50%+从哪来
据Bernstein研报估算，麒麟9050 Pro的等效晶体管密度达到每平方毫米2.38亿个，较上一代麒麟9030 Pro的约1.55亿个提升超过50%。
这个密度提升不是来自制程进步，而是来自架构创新——在不依赖更先进制程的前提下，通过垂直堆叠大幅提升有效晶体管密度。
这条路意味着什么 (1) 绕进制程限制的新解法
在先进制程受限的背景下，业界一直在寻找替代方案。垂直堆叠不是新概念，但把它做到商业化量产、并且用两种工艺节点混搭，这是第一次。
裸片显微照的曝光，首次从物理层面证实了华为通过架构创新而非制程微缩来提升芯片性能的路线是可行的。
(2) 挑战依然存在
当然，垂直堆叠也带来了新的制造挑战。虽然单颗裸片面积缩小有利于提升良率，但后续的垂直键合与封装工序显著增加了工艺复杂度。
这条路径的持续演进，将决定华为芯片未来能在多大程度上缩小与最先进制程的差距。
但至少，方向已经验证了。
#华为# #麒麟9050Pro#
热门跟贴