在 ADC 采样前端加入低通滤波器，是高精度数据采集系统的基本要求。采样过程会将高于奈奎斯特频率的频率分量折叠回基带，形成混叠。混叠一旦产生，混叠分量与基带信号在频域重叠，通常无法可靠分离，因此需要在采样前通过模拟滤波抑制高频分量。
抗混叠滤波器的核心任务，是把高于奈奎斯特频率的信号成分衰减到系统允许的带外抑制水平以下。理想情况下，滤波器在通带内幅度响应平坦，在阻带内具有足够衰减，但实际器件总有过渡带，因此采样率、信号带宽和滤波器阶数需要一起考虑。如果信号带宽非常接近采样率的一半，过渡带会被压得很窄，滤波器可能需要更高阶数，从而可能带来相位失真、群时延波动，并增加实现成本。更稳妥的做法是适当过采样，留出过渡带余量，降低滤波器设计难度。
很多设计容易把抗混叠滤波器带宽和信号带宽混为一谈。滤波器截止频率不应简单等于信号最高频率，必须预留过渡带。例如采样频率 1MHz，奈奎斯特频率 500kHz，有效信号最高频率 200kHz，不能简单将 200kHz 作为截止频率，而需结合通带纹波、过渡带宽度和阻带抑制综合确定。200kHz 至 500kHz 区间为滤波器过渡带，在 500kHz 处需要达到足够衰减，把高频干扰压到系统允许的带外抑制水平以下。
5 阶低通滤波器，SMA 母头， DC~3 GHz
器件选型时，应先确定采样频率、输入信号带宽和所需阻带抑制量，再评估输入信号幅度，避免滤波器出现饱和失真。电路实现上，滤波器输出端应尽量靠近 ADC 输入引脚，因为 ADC 输入电容会改变滤波器频率响应，仿真阶段需要把寄生电容纳入模型，同时减小走线电感和寄生电容对滤波器频率响应的影响。PCB 布线要缩短滤波器到 ADC 的走线，减少走线拾取电磁干扰。滤波器前端可增加缓冲放大器，隔离信号源阻抗变化对滤波特性的影响。电源噪声、时钟抖动和前端放大器带宽同样会影响最终采样质量。
需要明确的是，对于采样前已存在的高频分量，数字滤波不能替代前端模拟抗混叠滤波器。混叠发生在采样瞬间，干扰一旦混入基带，后续算法无法分离。硬件完成后，可用信号发生器输入不同频率正弦信号，观测 ADC 输出频谱，验证高频分量抑制效果，同时检查通带内幅度是否平坦。
抗混叠滤波器不是阶数越高越好，也不是带宽越宽越好。设计时需要先明确信号带宽、采样率和可接受的带外抑制，再在通带平坦度、阻带抑制和实现复杂度之间做平衡。
热门跟贴