AI集群规模越大,芯片之间的数据传输就越重要。对于英伟达而言,提升GPU算力只是其中一环,如何让数据以更低的功耗、更高的密度在系统内部流动,同样是下一代AI基础设施需要解决的问题。
据韩国半导体媒体《THE ELEC》报道,英伟达在SEMICON West 2026上展示了新一代共封装光学(CPO)技术,并已完成相关原型。这项被称为OOI(Optics-on-Interposer)的技术,将光引擎从有机封装基板移至承载计算芯片的中介层上,目标是提高互连带宽密度、降低功耗。
英伟达还展示了密集波分复用(DWDM)技术,通过8个不同波长的光信号传输数据,实现单根光纤256Gb/s的总带宽。
两项技术分别针对电互连和光纤传输环节。它们目前仍处于研究阶段,但也反映出英伟达对下一代AI互连架构的思考:光引擎不仅要靠近芯片,还需要进一步优化芯片内部与外部的连接方式。
CPO之后,英伟达继续缩短电信号路径
CPO的核心思路,是将光引擎与计算芯片或交换芯片集成在同一封装内,让电信号尽可能短距离传输,再转换为光信号进行远距离通信。
相比传统可插拔光模块,CPO有望降低高速电互连的功耗,并提高封装内的连接密度。英伟达已经将CPO用于其网络产品布局,但这并不意味着相关技术已经发展到终点。
此次披露的OOI,正是对光引擎集成位置的进一步探索。
按照《THE ELEC》的报道,现有相关架构中,电信号需要从计算芯片经过硅中介层,再通过有机封装基板连接到光引擎。OOI则将光引擎直接放置在承载计算芯片的硅中介层上,使电信号能够通过中介层内部更短、间距更细的互连路径传输。
这里需要注意,OOI并不是简单地取消整个封装中的有机基板,而是让计算芯片与光引擎之间的电连接不再经过这部分基板。
硅中介层能够提供高密度互连,这也是GPU与HBM采用先进封装、实现紧密连接的重要原因之一。OOI借鉴了类似的集成思路,只不过连接对象从GPU与存储器,变成了计算芯片与光引擎。
对于高速互连而言,缩短电信号传输距离有助于降低损耗和功耗,同时为提高带宽密度创造条件。
事实上,英伟达早在2023年就发表过相关研究论文,探讨将光学器件集成到硅中介层的可行性。此次公布原型,说明这条技术路线已经从研究构想进一步走向硬件验证。
不过,原型并不等于量产。光引擎与计算芯片距离越近,封装内部的热管理、光学耦合、制造良率和长期可靠性就越需要统筹考虑。英伟达尚未公布OOI的具体量产时间及明确的产品导入计划。
单根光纤256Gb/s,DWDM提升光传输容量
除了调整光引擎的位置,英伟达也在探索提高光纤传输容量的方法。
DWDM,即密集波分复用,是通过不同波长的光同时传输多路数据,再在接收端将各路信号分离的技术。它可以让多路数据共享同一根光纤,从而提高光纤的利用效率。
《THE ELEC》披露,英伟达展示的方案采用8个波长,每个波长的传输速率达到32Gb/s,合计实现256Gb/s的单纤总带宽。
这意味着256Gb/s是8个波长的传输速率之和,而非单个波长的速率。
对于AI数据中心来说,光纤承担着服务器、交换机以及不同计算节点之间的数据传输任务。随着集群规模扩大,如何在有限的光纤资源上承载更多数据,成为互连系统设计的重要问题。
DWDM通过增加并行传输的波长数量,为提高单根光纤的容量提供了新的选择。不过,最终性能还取决于光源、调制器、接收电路以及整条光链路的设计。目前披露的指标仍属于研究成果,不能直接等同于未来量产产品的规格。
从技术分工来看,OOI缩短的是计算芯片与光引擎之间的电连接路径,DWDM提高的则是光纤传输环节的总容量。两者解决不同问题,但都服务于AI系统对更高互连带宽和更低功耗的需求。
光互连竞争,开始深入先进封装
英伟达此次公布的研究成果,也让外界看到光互连技术的发展正在向封装内部延伸。
过去,讨论数据中心光互连,关注点往往集中在光模块速率、交换芯片带宽以及光纤传输能力。随着CPO逐渐进入产品布局,光引擎如何与交换芯片集成,已经成为新的竞争焦点。OOI则进一步将这一问题推进到硅中介层层面。
这也意味着,未来光互连的技术竞争不只发生在光通信器件领域,还会涉及硅中介层、光子集成、先进封装、热管理及测试等多个环节。
当然,技术集成程度越高,工程实现也越复杂。计算芯片的热量可能影响光学器件的工作稳定性,光引擎与中介层的集成也会对制造工艺和封装良率提出新的要求。如何在提高带宽密度的同时控制系统功耗、成本和可靠性,将决定OOI能否真正进入大规模商用。
目前,英伟达已经展示了OOI原型,并同步披露DWDM研究成果,但两者尚不能被视为已经确定应用于某一款下一代GPU的成熟方案。
可以确定的是,随着AI集群持续扩大,互连正在成为芯片系统设计的重要组成部分。英伟达此次探索的方向,是让光引擎更靠近计算芯片,并让单根光纤承载更多数据。至于这些技术何时进入实际产品,还需要等待后续验证与官方披露。
热门跟贴