2026年9月，SemiAnalysis的拆解报告给出了一个清晰的信号：英伟达的降规方向，是从HBM4E 12层（384GB）走向HBM4 8层（192GB），三星电子正配合开发8层产品。TrendForce进一步确认，英伟达对Rubin Ultra的HBM配置已改为并行评估8层HBM4E、12层HBM4、8层HBM4等多种方案，降规方向明确，但最终规格仍在评估中。
更值得细读的是供应链另一端的结构性事实。2026年9月底，三星12层HBM4E通过了英伟达及多家超大规模数据中心客户的质量验证，单堆栈48GB、带宽最高3.6TB/s。而在英伟达一侧，要求供应商提升8层HBM4占比的动作，与三星"12层先过、16层靠后"的节奏，指向同一个约束：层数往上走的每一步，良率的乘数衰减都在加速。
12层和16层之间，隔着一道良率悬崖
HBM的层数从来不是免费的。每多堆一层，DRAM裸片就要更薄，微凸点间距和高度逼近物理极限，任何一层、任何一组连接出问题，整颗昂贵堆栈都会报废。
行业数据给出了清晰的量化边界：从8层升至12层，良率下滑10到20个百分点；升至16层以上时，翘曲、分层与裂纹问题将良率进一步压至40%到50%区间。三星12层HBM4E的良率在50%到60%的可接受范围内。三星12层率先通过了验证，16层在行业数据中对应的是40%到50%的良率区间。16层的良率上限，基本只摸到12层的下限。这就是"悬崖"的精确含义：不是16层绝对做不到50%以上，是它的最好水平只相当于12层的最差水平。
SK海力士HBM3内存堆栈与裸片实物
这不是"每多一层多报废一点"的加法。它是乘法：每多一层，前面所有层的良率积累都要再乘上一个折扣。当三星选择先送测12层而非16层，当英伟达要求供应商提升8层占比，两家公司指向的是同一个算术结论：16层带来的容量增益，正在被它的良率代价快速吞噬。
8层省下的，不只是容量
英伟达的降规方案，账本比"容量砍了三分之一"复杂得多。
8层方案单卡显存从384GB降到192GB，容量减半。但总带宽可以基本维持，单位容量带宽指数约为150%。SemiAnalysis的测算更直接：关键约束已经从"单位容量成本"转向"单位带宽成本"。8层方案的每吉比特成本比12层高10%到20%，但总容量少一半。英伟达选择8层，不是因为它单位容量更便宜，而是因为"总带宽基本维持、晶圆消耗大幅削减"这两笔账加起来更划算。
另一笔更硬的账在晶圆消耗端。按SemiAnalysis的拆解，每层良率99%时，12层每颗合格堆栈需要启动13.5颗DRAM芯片，8层只要8.7颗，削减36%；每层良率95%时，从22.2颗降到12.1颗，削减46%。良率越差，退回8层省下的晶圆越多。当HBM成本已占到AI芯片组件成本的约63%时，晶圆消耗的乘数节省，比"层数更高"的标签更有经济分量。
SemiAnalysis同时指出，降配后HBM在Rubin Ultra机柜成本中的占比从接近40%降至28%，省下的预算被重新分配到Scale-up互联，相关占比从4%升到12%。英伟达不是买不起显存，是把每一美元从"堆容量"挪到了"扩集群"。
HBM堆栈结构示意
混合键合：20层的钥匙，SK海力士要90%才用
层数不能无限往上堆，20层以上依赖混合键合。但这项技术的导入标准，比行业讨论中的"及格线"苛刻得多。
SK海力士高管在SEMI主办的会议上给出了明确的底线：混合键合要实际导入，90%到98%的良率和3到5年的寿命是"不可妥协的标准"。行业普遍估算当前混合键合良率仍在10%左右，而SK海力士把大规模采用的时间点推到了HBM5。SK海力士America封装工程副总裁在Hot Chips 2026上的表述更直接：混合键合"不太可能及时用于HBM4E"，HBM5是最早可能大规模采用的世代。
这意味着，在混合键合跨过90%的门槛之前，20层堆叠只能停留在路线图里。英伟达评估8层、三星先送12层，都不是在"退"，是在混合键合的钥匙还没配好之前，选一个乘数账本算得过来的层数。
头部厂商良率已到80%，但层数选择的经济学没有变
一个需要诚实的背景是：头部厂商的单层良率在改善。三星HBM4良率已从量产初期的不到60%提升到接近80%，SK海力士HBM4良率同样在80%区间，12层HBM4已进入量产、16层在认证阶段。
但即便如此，层数乘数效应依然成立。当单层良率在97%附近时，8层堆叠的良率约78%，12层约69%。差距在缩小，但乘数效应没有消失。英伟达选择8层、三星先送12层，是在良率改善的背景下，仍然算了一笔"层数越高、乘数折扣越重"的账。
NVIDIA H200与H100 AI GPU并排部署在服务器机柜中
英伟达选的不是最先进的层数，是最划算的层数
HBM的竞争维度正在从"谁能堆得更高"转向"谁的良率乘数衰减得更慢"。
英伟达把Rubin Ultra的HBM从12层降到8层，靠的是经济理性，跟技术先不先进没关系。堆得更高的好处在变小，良率乘数带来的成本在变大，两边一夹，选一个算得过账的层数就很自然了。SemiAnalysis的结论很直白：关键约束已从"单位容量成本"转向"单位带宽成本"。
层数竞赛的经济性拐点，说到底不是"能不能堆到20层"。真正的问题是：堆到20层之后，还有多少颗是合格的，以及每颗合格品消耗了多少颗DRAM晶圆。按每层95%的良率算，20层堆叠的理论良率36%，意味着一颗合格品要消耗接近三颗的产能。这是纯乘数模型的推算，行业实测的16层良率在40%到50%区间，20层会更低，具体低到多少，取决于每层良率的实际分布。在混合键合跨过SK海力士那条90%的线之前，这个乘数账本算不过来。
Rubin Ultra最终确认的层数，会比任何一篇分析都更能说明：这个拐点到底到了没有。
热门跟贴