一个被堵了好几年的中国公司，居然在自家门口让美国顶尖学府的芯片专家公开点头说＂这条路走得通＂——这本身就够让人琢磨一阵子的。
华为在上海一场国际芯片学术会议上抛出了一套绕开极紫外光刻机的全新设计思路，加州大学圣地亚哥分校的资深芯片科学家安德鲁·B·卡恩看完之后明确表态——这套被叫做LogicFolding（逻辑折叠）的三维堆叠方案，技术上是可行的。这句话从一位美国学者嘴里说出来，分量不一样。
先把这个评价的来头交代清楚。卡恩在芯片设计自动化领域属于元老级人物，他的判断不是来自情绪，而是基于一个朴素的工程逻辑：华为不再去追求把晶体管做得更小，而是去缩短信号在芯片内各部分之间传递所需要的时间。换句话说，路堵在前面走不通，那就改成走天上。
接下来要解释的是——华为到底拿出了什么东西。
发布人是华为公司董事、半导体业务部总裁何庭波。场合是IEEE电路与系统国际研讨会，业内通称ISCAS 2026。她抛出的概念有两个层级：底层叫＂韬（τ）定律＂，对标的是被无数人念了几十年的摩尔定律；上层是具体架构，就是LogicFolding。
打个糙一点的比方。过去几十年，做芯片像盖平房，地皮就那么大，要装更多人就只能把屋子盖小。可现在地皮被人拦着不让动，华为就琢磨——为什么不往上盖楼？把电路从一层摊开变成多层堆叠，晶体管之间的电信号不用再绕远路，速度上来了，密度也上来了。
数字摆出来是这样的。相比上一代麒麟9030 Pro，麒麟2026的晶体管密度大幅提升了53.5%，达到了238MTr每平方毫米，理论上与英特尔18A工艺持平，接近台积电初代3纳米。这是上一代到下一代的跨度。再远一点，华为给2031年画的圈，是要在等效密度上摸到1.4纳米节点的门槛。
注意＂等效＂两个字。华为瞄准的是1.4纳米节点的等效架构密度，靠垂直堆叠实现，而不是真正用1.4纳米光刻刻出来。这是个关键差别，后面要再说。
为什么华为非得走这条偏路？根子在那台中国买不到的机器上。
全球只有一家公司，荷兰的阿斯麦，能生产能够把精细电路图案刻印在硅晶圆上的极紫外光刻机；阿斯麦虽然还能向中国出口深紫外光刻机，但只能是干式的那种，性能差了一档。台积电、三星敢做3纳米、2纳米，靠的就是这台机器。买不到，先进制程的物理路线就基本断了。
但物理路线断了不等于游戏结束。英伟达CEO黄仁勋在被问到这件事时表示，华为这种做法，可以在不把半导体制程线宽变得更细的情况下，把晶体管数量加倍，甚至增加3到4倍，这是一种非常好的技术。黄仁勋紧接着补了一句——台积电类似的活儿已经干了将近十年。
这句＂补刀＂其实挺关键，它把华为这次发布的真实定位讲清楚了：思路本身在业界并不陌生，过去主要用在封装和存储芯片上；华为的不同在于，把它直接搬到了逻辑芯片的内部架构里，用来当作绕过光刻封锁的主路径。
那这条路有没有坑？有，而且不小。
最直接的麻烦是热。原来芯片是一层楼，发热点摊开，风扇一吹就完事；现在变成多层叠起来，夹在中间那一层产生的热怎么散出去，是个真问题。华为自己在演讲中也没回避——现有的芯片设计软件难以适配这种新架构，元件垂直堆叠造成的散热难题，会随着技术规模扩展到数据中心场景而愈发严峻。
业内的批评则更尖锐一些。Omdia高级首席分析师马诺杰·苏库马兰把话说得很直白：这种密度提升是靠巧妙的封装实现的，并非晶体管本身的缩小，不能与台积电或英特尔真正的1.4纳米晶体管相提并论；他还指出华为从未提及漏电问题，这在任何严肃的半导体披露中都是一个值得玩味的遗漏。
DGA集团的技术负责人保罗·特里奥洛也在CNBC采访中泼了点冷水：堆叠或折叠设计确实能带来有效的密度提升，但并不意味着华为已经解决了真正1.4纳米级制造所涉及的工艺、良率、功耗、散热和器件性能的全部问题。
伯恩斯坦那边的看法也类似：堆叠更多层可以提高晶体管密度，但同时也会提高功率密度和芯片过热的风险，良率和成本是阻碍大规模应用的另一道坎。
所以＂可行＂是一回事，＂做成＂是另一回事。卡恩的肯定，肯定的是底层逻辑能跑通，不是说华为已经把所有工程难题啃干净了。
不过有几个支撑性的进展，外界不太关注，但其实挺重要。
一个是设计工具。芯片设计软件这块过去多年被美国的Synopsys和Cadence牢牢攥着，国内做3D架构如果没趁手的工具，再好的想法也只能停在PPT上。
北京大学集成电路学院公开了一款专门为LogicFolding架构定制的电子设计自动化原型工具，这套工具采用＂真三维＂思路，把整颗多层芯片当作一个垂直的整体来优化；在对开源电路设计的早期测试中，内部连线总长度减少了30%，性能和热管理也都有改善。
另一个是积累。华为不是这次开会才开始搞这套东西的。LogicFolding将首先在2026年秋季上市的麒麟智能手机芯片上完成商用首秀，华为芯片部门在过去六年里基于韬定律框架已经量产了381款芯片，覆盖了智能手机和AI计算领域，预计到2030年这套办法也会用到昇腾AI芯片上。也就是说，思路在内部跑了快六年了，发布只是把家底亮出来。
还有个细节挺有意思。麒麟2026这一代用的逻辑折叠其实相当保守——混合键合间距是1.5微米，折叠只针对关键路径选择性应用，没有在整个设计中全面铺开。即便是这种＂半油门＂状态，麒麟2026的CPU性能核心频率提升到了3.1GHz，最大时钟频率提升了将近13%。这意味着上限还没碰到。
资本市场的反应也别有意味。发布消息出来当天，港股市场上中芯国际跳涨了7.6%，这种幅度不算小。
最后值得说一句的是美国那边的反应。据美国信息技术与创新基金会2025年10月发布的一份报告，美国的出口管制反而刺激了华为的内部能力，迫使这家公司独立重建2020年之前由台积电提供的那部分能力。这个表述很克制，但意思已经出来了——出口管制原本想达到的效果和实际产生的效果，可能不是一回事。
回过头来看华为这件事，真正值得琢磨的不是某一颗芯片，也不是2031年那个目标能不能按时兑现。更有意思的，是工程师在面对一堵墙的时候，给出的应对方式。
不和封锁方比谁刻得更细，比比谁排得更巧。这或许才是LogicFolding这套架构在产业意义上的真正重量——它把＂绕过去＂这件事，从一种被动的应付，变成了一种主动的设计哲学。
至于这条新路最终能走多远，秋天上市的麒麟新机会给出第一份成绩单，而2030年前后投入的昇腾AI芯片，才是真正的大考。
