通富微电回应大基金减持：大基金将一如既往地支持公司发展
4月24日，对于国家大基金此前减持公司股份，通富微电回应称，截至目前， 通富微电是A股上市公司中唯一得到大基金一期和二期共同投资的封测公司 ，大基金将一如既往地支持公司发展；公司理解，大基金是基于自身考虑，减持了公司部分股票，大基金减持对公司后续经营没有影响。此外，公司表示，公司与AMD的业务正常开展，不存在砍单情况。
过去一年，半导体市场经历了起伏，通富微电传统业务遭遇较大挑战，导致公司产能利用率及毛利率下降。该公司2023年实现营业收入222.69亿元，同比上涨3.92%；归母净利润1.69亿元，同比下滑66.24%。加之，通富超威槟城为进一步提升市场份额，增加材料与设备采购，使得公司美元外币净敞口为负债，使得公司产生汇兑损失。
通富微电年报称，2023年，公司在先进封装技术领域取得多项进展。特别是，以 2D+为代表的新技术、新产品研发方面。截至目前，公司超大尺寸2D+封装技术、3维堆叠封装技术、大尺寸多芯片chip last 封装技术已验证通过；在存储器产品方面，通过了客户的低成本方案验证；在SiP产品方面，实现国内首家 WB 分腔屏蔽技术研发及量产。此外，公司完成了 LQFP MCU 高可靠性车载品研发导入及量产，显著促进营收增长；实现高导热材料开发，满足FCBGA 大功率产品高散热需求；在测试方面，业界首创夹持式双脉冲动态测试技术，实现与静态参数测试的一体化。
未来，公司还将大力投资2D+等先进封装研发，积极拉通Chiplet市场化应用，提前布局更高品质、更高性能、更先进的封装平台，不断强化与客户的深度合作，拓展先进封装产业版图。
以下部分描述了主要的先进封装平台。
一、FO 封装
FO封装包括三大类：核心扇出型（core fan-out）、高密度扇出型（high-density fan-out）和超高密度FO型（ultra highdensity FO）。核心扇出封装消除了对引线键合或倒装芯片互连的需求，从而提供了改进的 I/O 密度、增强的电气性能和高效的热管理；高密度 (HD) FO 进一步采用了相同的概念，采用先进的重新分布层 (RDL) 和互连结构来实现更高的 I/O 密度；超高密度 (UHD) FO 使用更细间距和更高密度的多层 RDL，以在紧凑封装内提高组件集成度、更大带宽和高级功能。UHD FO 通常应用于较大的封装和多芯片集成，使用 IC 基板来弥合扇出封装和印刷电路板 (PCB) 之间的间隙。
二、晶圆级芯片级封装 (WLCSP)
WLCSP 涉及将 IC 直接封装在晶圆上，从而消除了单独的芯片分割和封装步骤。WLCSP 具有紧凑的外形尺寸、增强的电气性能和成本效率，使其成为尺寸、重量和性能至关重要的移动设备和可穿戴设备的理想选择。
三、fcBGA/CSP
这些技术涉及使用焊料微凸块或铜柱将 IC 正面朝下直接安装到有机基板上。与传统引线键合技术相比，倒装芯片 BGA/CSP 解决方案提供更小的占地面积、更短的互连路径、更高的 I/O 密度以及更高的电气性能。这些特性对于服务器、游戏机和网络设备等 HPC 应用尤其重要。
四、2.5D/3D堆叠封装
2.5D/3D 堆叠封装涉及垂直堆叠多个裸片或芯片，形成三维结构。该平台可实现更高的集成度、更高的性能和更小的外形尺寸，使其成为应对人工智能、5G 和 HPC 应用挑战的重要技术。2.5D/3D 堆叠封装中的具体应用包括使用混合键合技术的 CIS、用于更快数据访问和改进内存带宽的 HBM、用于高度集成系统的 3D-SoC 以及用于提高存储密度和容量的 3D NAND。
五、系统级封装 (SiP)
SiP 是一种将多个 IC 或“小芯片”集成到单个模块中的 AP 类型。这些小芯片可以包括各种组件，例如处理器、存储器、射频 (RF) 收发器和电源管理 IC 在封装内互连。这种高集成度允许将完整的功能系统包含在单个封装内，使 SiP 成为节省空间的解决方案，非常适合外形尺寸和集成度至关重要的应用，例如移动设备和可穿戴设备。SiP 还在设计和制造方面提供了显着的灵活性，因为每个小芯片都可以使用最适合其功能的工艺技术来制造。
热门跟贴