一、前言
我们生活中所接触的电子产品越来越多，而且随着生活水平的提高，各色各样的需求也越来越多，电子产品的功能也就会越来越齐全，功能多意味着模块就会增加，伴随着的就是功率的加大、高速信号的增加，电子线路板就会更加复杂，那么电磁环境就会越来越复杂化，而电子产品EMC问题都与两大模块息息相关，分别是：
- 电源模块
- 时钟模块
二、电源模块
要使电子产品工作就离不开电源这个部分，需要电源给到每个模块供电才能正常地运行，而每个模块所需要的供电电压又大相径庭，所以大部分产品会有DCDC或PMIC的开关电源模块，还有LDO。
开关电源意味着会有突然变化的电压或电流，即dV/dt或dI/dt的变化率很大，这便是产生电磁干扰的所需条件。
当电压或电流发生迅速变化时，就会产生电磁辐射现象，导致电磁干扰。
我们需要着重地去关注DCDC电源模块问题，在设计阶段就要考虑开关电源的EMC噪声干扰，可以从这几方面去考量：
1.输入输出多做滤波手段，比如LC滤波、π型滤波、共模电感滤波；
2.控制电源回路面积，尽可能做到越小越好，输入输出滤波电容的接地端要与DCDC芯片的地越靠近越好；
3.减少或降低开关电源的纹波，DCDC干扰很大部分是由于电源纹波导致造成的高频噪声干扰，比如①在自举电容串联一个小电阻、②在SW引脚加RC吸收电路等等抑制措施。
三、时钟模块
时钟的噪声干扰是电子工程师头痛的一个问题，是因为时域中周期性的信号对应频域中离散的频谱，所以时钟能量比较集中，是一个窄带噪声，也就比较容易超标，时钟噪声辐射超标是RE测试中最常见的一种问题。
时钟倍频，RE测试中常见的就是时钟倍频超标，因为λ=u/f（波速(u)，波长(λ)和频率(f)）公式可看出频率越大，波长会越小，便能很容易产生耦合并通过一些走线、排线或者线束作为路径辐射出去，导致数据超出标准限值，我们便需要排查问题点，在源头或者路径进行抑制。
接下来我们看看时钟的辐射问题有什么解决方案和建议：
1.在时钟CLK上加RC滤波或者加磁珠与电容滤波（参数大小需参照时钟大小而定），且器件放置位置尽量靠近源头发射端。
2.时钟走线本身辐射是最强的，所以走线越短越好且一定要全程包地线处理，能让时钟有较好的回流路径，高频的回路面积达到最小。
3.FPC排线上的干扰，排线是时钟辐射的良好天线，屏蔽性不好或无屏蔽效果的线束会导致辐射超标，建议可将排线进行屏蔽接地处理。一根屏蔽接地良好的排线，可以降低10-30db的辐射。
4.可在时钟加展频IC或在主时钟加展频晶振，可根据时钟频率进行选择适配的展频IC，可以有效降低辐射干扰。
【展频技术】:
通过对尖峰时钟进行调制处理，使其从一个窄带时钟变为一个具有边带的频谱，将尖峰能量分散到展频区域的多个频率段，从而达到降低尖峰能量，抑制EMI的效果。
5.PCB上的长走线，靠近时钟线的走线很容易耦合到噪声，所以时钟线未包地的情况下，其他走线要远离时钟等高速信号，降低耦合程度。
四、总结
时钟与电源问题是我们EMC日常遇到最多的噪声问题，需要找到源头、路径，先确定问题点，可借助频谱仪、示波器等设备进行排查噪声源，借助工具准确无误地进行整改，这将使我们的整改事半功倍。
本文仅代表个人观点，欢迎指教。
热门跟贴