两天、64条通路、三次越界：三星Claude Code试验

GateTruth 审计 Testbench：模型通过了，真能算正确吗？

WNS 违例剩 27%，SynAct 的代价是多跑综合

LACE 接入 RISC-V 扩展：72.8% 离 sign-off 多远？

LLM 没有设计电路：ORACLE 的 104.4 倍怎么来的

同样的推理成本，ARES 为什么能把 PPA 压得更深？

LLM修Verilog漏洞：84%通过率背后的验证缺口

十亿级 DRC 压成数百个 Signal，工程价值要算三本账

Google 已有 AI Co-Scientist，Jeff Dean 为何还要创业？

DAC 2026之后，AI for RF开始检验工程能力

RTLCurator：RTL 数据越堆越多，验证预算先见底了

ChipAgents 扩大与 NVIDIA 合作，推出面向芯片设计与验证的领域模型和 agent 系统

三星与 Cadence 讲 2nm，physical AI 原型为何落在 SF5A？

1.34亿美元押注 ChipAgents，半导体工程 Agent 开始值钱了

AMD开始评估Synopsys自主EDA，生产通行证还差几关

DAC 开始给 Agentic EDA 算账：最先值钱的环节并不酷

从26篇论文看AI for EDA：生成只是起点，工程闭环才是门槛

Synopsys 宣称 DV 提速 50 倍，工程闭环更值得看

AI 会写 RTL 以后，Si2 把芯片 Agent 拉进了公开考场

Synopsys 跑到 AMD AI 大会，EDA 的边界又往外推了一步