随着现代处理器技术的发展，在互连领域中，使用高速差分总线替代并行总线是大势所趋。与单端并行信号相比，高速差分信号可以使用更高的时钟频率，从而使用更少的信号线，完成之前需要许多单端并行数据信号才能达到的总线带宽。PCI总线使用并行总线结构，在同一条总线上的所有外部设备共享总线带宽，而PCIe总线使用了高速差分总线，并采用端到端的连接方式，因此在每一条PCIe链路中只能连接两个设备。这使得PCIe与PCI总线采用的拓扑结构有所不同。PCIe总线除了在连接方式上与PCI总线不同之外，还使用了一些在网络通信中使用的技术，如支持多种数据路由方式，基于多通路的数据传递方式，和基于报文的数据传送方式，并充分考虑了在数据传送中出现服务质量QoS (Quality of Service)问题。如今PCIe 7.0 时代已经到来（），实际商用主流PCIe4.0 ，其发展使服务器硬件间信息交互速度再次跃升，但随之而来的是不可忽视的信号衰减问题，今天我们科普下PCIe简介及引脚定义.

PCIe发展历程

2001年，非营利组织PCI-SIG召集了英特尔、AMD、博通、IBM、微软等厂商提出了PCIe（Peripheral Component Interconnect Express）新总线标准,此举是为取代旧的PCI，PCI-X和AGP总线标准。

2003年-2010年：PCIe 1.0 - PCIe 3.0

PCIe 技术始于 2003 年，PCIe 1.0数据速率为 2.5GT/s，

PCIe 2.0 规范在 2006 年将数据速率翻了一番，达到 5.0 GT/s。前两代 PCIe 技术使用 8b/10b 编码，产生了 25% 的编码开销。

”如果您对PCIE线缆感兴趣，扫码加好友进群“