如果您希望可以时常见面，欢迎标星收藏哦~
来源：内容编译自semiwiki，谢谢。
上周，IEDM 迎来了 70 周年。这为大家带来了许多特别庆祝活动。其中一个活动是周二下午英特尔的 Tahir Ghani（又名“晶体管先生”）发表的一篇特别邀请论文。Tahir 长期以来一直在推动英特尔的创新。他见证了摩尔定律指数级增长的惊人影响，他的工作对该指数的增长产生了可衡量的影响。
Tahir 向观众生动地介绍了我们如何达到当前的密度和缩放水平。普及的人工智能将要求大幅提高能源效率，Tahir 借此机会呼吁业界采取行动，应对这些挑战和其他挑战，因为我们正朝着万亿晶体管系统级封装迈进。以下是英特尔先生在 IDEM 上受邀演讲的一些评论，他介绍了令人难以置信的缩小晶体管 - 打破了感知障碍并向前迈进。
Tahir 首先讨论了即将出现的一个重大里程碑——到本世纪末，一个封装内将有 1 万亿个晶体管。他全面回顾了过去六十年推动晶体管微缩的多次创新浪潮。本文上面的图表展示了从片上系统到封装系统微缩的历程。然后，Tahir 介绍了这一历程中的关键创新——过去、现在和未来。
第一时期：1965-2005
摩尔定律的前四十年见证了晶体管数量的指数增长，并开启了多个计算时代，从大型机开始，到个人电脑达到顶峰。在此期间，第二个效应，即登纳德缩放效应，与摩尔定律一样重要。
1974 年，罗伯特·H·丹纳德 (Robert H. Dennard) 与他人合作撰写了一篇如今已声名远扬的论文，论文刊登在 IEEE 固态电路杂志上。丹纳德和他的同事观察到，随着晶体管尺寸的减小，其功率密度保持不变。这意味着，给定面积大小的芯片总功率在工艺的演化过程中始终保持不变。考虑到摩尔定律预测的晶体管密度呈指数级增长，这一额外观察结果为更快、更便宜、更低功耗的设备带来了巨大希望。
Tahir 解释说，摩尔定律和 Dennard 缩放定律的完美结合开创了他所谓的计算黄金时代。这一时代的到来得益于材料和工艺工程领域的众多创新，其中最重要的是栅极介电厚度 (Tox) 的持续缩小和越来越浅的源极/漏极 (S/D) 扩展的发展，这使得栅极长度从微米级缩小到纳米级，同时降低了晶体管阈值电压 (Vt)。
从我的角度来看，当时半导体创新来自工艺团队。如果你能进入下一个节点，你就会拥有更快、更小、更低功耗的产品，从而大卖。塔希尔解释说，到 2005 年，功率密度挑战和 Dennard 缩放定律的失效意味着是时候采用新方法了，这也将我们带到了今天。
第二个时期：2005 年至今
Tahir 解释说，在过去 20 年中，技术人员已经打破了晶体管微缩的多个看似无法逾越的障碍，包括尺寸微缩的已知限制、晶体管性能的限制以及 Vdd 降低的限制。这个时代标志着移动计算的出现，它将晶体管开发的重点从原始性能（频率）转移到在固定功率范围内最大化性能（每瓦性能）。
这个时代的材料和架构创新很多都来自英特尔。事实上，塔希尔多年来一直致力于这项工作。这项工作加速了突破性想法从研究到开发再到大批量生产的进程。塔希尔解释说，这些创新开启了晶体管技术在二十年内取得惊人进步的时代。他讨论了这个时代的三项重要创新。
晶体管的开创性创新
1、迁移率增强导致单轴应变硅的出现。
2004年，英特尔在 90nm 节点上推出了一种新型晶体管结构，该结构结合了压缩应变来增强 PMOS 迁移率。英特尔的单轴应变方法与研究界追求的双轴应变方法形成了鲜明对比，结果证明其在性能和可制造性方面更胜一筹。此外，这种架构被证明具有可扩展性，并且多年来逐渐实现了更高的应变和性能。
2、Tox limit 限制导致采用高 K 电介质和金属栅极电极。
英特尔探索了多种方法来引入与金属栅极电极相结合的高 K 栅极电介质，包括“栅极优先”、“替代栅极”甚至全硅化栅极电极。英特尔在 2007 年 45nm 节点采用的替代金属栅极流程至今仍在所有先进节点工艺中使用。
3、平面晶体管的限制导致了 FinFET 的出现。
经过五十年的发展，平面晶体管的缩小最终失去了动力，迫使人们转向 3D FinFET 英特尔结构。英特尔于 2011 年率先在 22nm 节点将 FinFET 投入生产。纳米级鳍片宽度实现了卓越的短沟道效应，因此在较低 Vdd 下实现了更高的性能。右图展示了过去 15 年来鳍片轮廓的演变。鳍片的 3D 结构导致给定占位面积内有效晶体管宽度 (Zeff) 急剧增加，从而导致驱动电流大幅提升。
英特尔的鳍片轮廓改进
展望未来：下一个十年
Tahir 指出，摩尔定律的第七个十年恰逢又一个计算时代的到来。他指出，人工智能将重新定义计算，并且已经导致支持硅片平台从通用处理器 (CPU) 向领域专用加速器（GPU 和 ASIC）发生重大转变。
他接着说，计算平台的这种转变也与晶体管架构的另一个转折相吻合。通过将栅极完全包裹在通道周围，全栅 (GAA) 晶体管有望取代 FinFET。GAA 晶体管在给定的占位面积内提供增强的驱动电流和/或更低的电容、卓越的短通道效应和更高的封装密度。右图显示了 GAA 设备在硅中的样子。
展望未来，他表示 GAA 架构很可能会被堆叠式 GAA 架构所取代，其中 N/P 晶体管相互堆叠，以创建更紧凑、单片式 3D 计算单元。展望未来，他解释说，2D 过渡金属硫族化物 (TMD) 薄膜正在被研究作为进一步缩小 Leff 的通道材料，但仍有许多问题有待解决。
行动呼吁：新型晶体管
Tahir 以一个发人深省的观察结束了他的演讲——全球对人工智能计算的能源需求正在以不可持续的速度增长。过渡到基于芯片的系统级封装 (SiP) 设计，采用 3D 堆叠芯片，每个封装有数千亿个晶体管，这将使散热量超出当前一流材料和架构的极限。突破这一迫在眉睫的“能源墙”需要协调和集中研究，以降低晶体管的能耗并提高散热能力。需要集中精力开发一种能够在超低 Vdd（< 300mV）下工作的新型晶体管，以提高能源效率。
他接着指出，超低 Vdd 操作会导致性能大幅下降，对变化的敏感度也会增加，因此需要电路和系统解决方案对变化和噪声具有更强的弹性。这表明，需要设备、电路和系统社区之间进行强有力的合作，才能实现这一重要目标。有很多方法可以解决这个问题。
Tahir 回顾了一些，包括隧道场效应晶体管 (TFET)、负电容场效应晶体管 (NC-FET) 和铁电场效应晶体管 (FE-FET)。所有这些都有重大障碍需要克服。需要探索新材料和新结构。
环绕栅极 (GAA) 晶体管
结论
Tahir Ghani 博士在这篇关于半导体规模化过去、现在和未来挑战的精彩评论中涵盖了很多内容。结束这场讨论的最佳方式是引用 Tahir 的一句励志名言。
“在过去的每一个重大转折点上，当继续缩小晶体管尺寸的挑战看起来过于艰巨时，整个行业和学术界的技术人员都会开辟新的道路，使指数级进步的弧线继续不减。没有理由相信这种趋势不会持续到未来。底部仍有足够的空间。”
https://semiwiki.com/events/351225-an-invited-talk-at-idem-intels-mr-transistor-presents-the-incredible-shrinking-transistor-shattering-perceived-barriers-and-forging-ahead/
半导体精品公众号推荐
专注半导体领域更多原创内容
关注全球半导体产业动向与趋势
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第3979期内容，欢迎关注。
『半导体第一垂直媒体』
实时 专业 原创 深度
公众号ID：icbank
喜欢我们的内容就点“在看”分享给小伙伴哦
热门跟贴