随着AI模型参数量的爆炸式增长以及对更高内存带宽的迫切需求，高带宽内存（HBM）正逐步演进为AI芯片架构中不可或缺的基石。从即将于2026年推出的HBM4，到2038年面向Exa级别AI系统的HBM8，一场存储与封装技术的深层革新正在加速进行。
HBM4：2026年的性能跃迁
HBM4预计将于2026年量产，目标应用锁定在AI加速器数据中心GPU。该标准将支持：
- 2048位接口宽度
- 8 Gbps 引脚速率
- 单堆栈高达 2 TB/s 带宽
- 堆栈层数：12 至 16 层
- 容量：36–48 GB / 堆栈
- 功耗：约 75 W
NVIDIA 即将推出的Rubin Ultra加速卡预计将首次搭载16个HBM4堆栈，内存容量翻倍至768 GB。而AMD Instinct MI500系列同样将采用HBM4，目标是实现432 GB的高带宽内存容量，以支持LLM和Transformer模型的高效运行。
技术发展趋势图谱
下图展示了从HBM4到HBM8的核心参数变化，包括带宽、容量与功耗三者之间的演进关系：
（见上图）
HBM5 与 HBM6：通道倍增与封装演化
◉ HBM5（2029）
- 保持 8 Gbps 引脚速度
- 通道数扩展至 4096 位
- 每堆栈吞吐量达4 TB/s
- 容量最高至80 GB
- 功耗上升至100 W
NVIDIA Feynman 系列预计将成为首款采用HBM5的AI加速器，其将400–500 GB HBM5集成于多芯片封装（MCM）中，总功耗超过4400 W
◉ HBM6（2032）
- 引脚速率提升至16 Gbps
- 带宽跃升至8 TB/s
- 堆栈层数提升至20层，容量达120 GB
- 引入铜-铜键合（Cu-Cu bonding）与浸入式冷却技术以控制热设计功耗（TDP）
铜铜键合与3D封装的核心角色
从HBM4开始，传统微凸点焊接正被无缝铜-铜键合逐步替代。这一技术具备以下优势：
- 更小互连间距（<5μm）
- 更高信号完整性与I/O密度
- 支持更高堆栈层数与功率密度
台积电已在SoIC-X平台中实现商用，SK hynix和美光也在HBM4/5封装中大规模导入铜铜互连。
此外，配套封装技术如CoWoS（台积电）Foveros（Intel）3D Fabric（AMD）正持续演化，支持多达16个HBM堆栈与Chiplet异构集成。
HBM7与HBM8：通往Exa与Zetta级AI的阶梯
- HB M7｜2035｜8192位｜24Gbps｜24TB/s｜192GB｜160W｜万亿参数AI、类脑模拟系统
- HB M8｜2038｜16384位｜32Gbps｜64TB/s｜240GB｜180W｜PB级存储推理、数字孪生计算
NVIDIA预计将推出功耗高达15,360W的超高性能加速平台，以适配HBM7堆栈带来的数据洪流。
HBM-HBF架构：AI系统的下一跳
DRAM虽然带宽高，但容量受限。面对超大规模模型训练与实时推理的挑战，业界正在推动**HBM + HBF（高带宽闪存）**的混合架构：
- 通过TSV和混合键合将NAND堆栈与DRAM层级配对
- 实现低延迟高速缓存与大容量非易失性存储的协同
- 有望成为 AI Foundation Models（如GPT-6）等应用的关键架构基底
总结
从HBM4到HBM8，高带宽内存不仅推动着AI加速器的持续跃迁，也重塑了整个芯片封装与存储架构的思路。铜铜键合、3D堆栈、混合架构……这些技术并非孤立演化，而是在性能、能效与集成密度的张力中交织前行。
未来十年，将是HBM主导的AI硬件时代。
免责声明：本文系作者梳理，目的在于信息传递及分享。如涉及侵权，敬请联系support@fsemi.tech。
热门跟贴