本文将详细介绍数字标准单元库的工艺设计套件（PDK）生成步骤。
晶圆代工厂会为其各工艺节点发布一套名为工艺设计套件（PDK）的文件集，一套完整的PDK包含以下内容：
•后端工艺（BEOL）互连寄生参数数据
•静态随机存取存储器（SRAM）及逻辑标准单元的特征化数据
•后端工艺层与标准单元层的设计规则
PDK是寄存器传输级（RTL）设计仿真、功耗-性能-面积（PPA）指标评估，以及可制造版图绘制的核心模型支撑。本文聚焦于逻辑门标准单元的PDK生成工作，需说明的是，SRAM的特征化与存储器编译器的开发不在本文探讨范围内。
后端工艺（BEOL）堆叠结构定义
PDK生成的第一步是定义后端工艺堆叠结构，具体包括金属层与过孔层的层数、导体和介质材料的选型，以及适配该工艺节点的金属、过孔几何尺寸。
后端工艺堆叠结构确定后，需对各层的电学特性进行仿真，并将仿真结果录入后端工艺寄生参数文件。新思科技的EDA工具采用互连技术格式（ITF），描述过孔电阻及针对不同金属宽度、全系列金属层仿真得到的电阻率表。
光刻工艺的限制条件与套刻精度，决定了以下设计规则：
•金属最小长度
•同层或相邻层中金属/过孔的最小间距
•金属线端间距
•过孔尺寸
•过孔包围尺寸
这些设计规则会被记录在工艺文件（.tf）或版图交换格式文件（LEF，.lef）中。
以开源的ASAP7 PDK为例，表1列出了该套件中前端、中段、后端工艺（FEOL、MOL、BEOL）各层的设计规则参数。
晶体管设计与建模
PDK开发的下一个关键步骤，是为目标工艺节点设计并开发N沟道和P沟道场效应晶体管（FET）的器件模型，这类模型是标准单元库的构建基础（见图1）。
图1 PDK生成流程
工程师会借助工艺计算机辅助设计（TCAD）等软件工具对晶体管进行仿真，通过转移特性、输出特性和电容特性捕捉晶体管的直流与交流电学行为，而伯克利短沟道绝缘栅场效应管（BSIM）系列器件模型是实现这一目标的常用选择。
随着半导体工艺节点不断微缩，晶体管的结构也发生了重大变革。在英特尔于22纳米工艺节点推出首款三维三栅极晶体管（鳍式场效应管，FinFET）之前，平面晶体管架构一直占据晶圆代工领域的主流。数年后，三星推出全环绕栅场效应管（GAAFET）架构，再次改写了晶体管技术的发展轨迹。
在22纳米及以下工艺节点，鳍式场效应管、全环绕栅场效应管等多栅极器件需采用BSIM-CMG模型模板。每个器件模型都包含一组SPICE参数，其数值通过对器件特性曲线进行拟合提取得到。晶圆代工厂会运用功函数工程技术，为N型和P型金属氧化物半导体（NMOS、PMOS）晶体管设计多种阈值电压（Vt）方案。
单元库开发
PDK生成的最后一步是开发标准单元库，需为库中计划纳入的每个单元绘制对应的电学原理图。图2为一款标准单元的版图示例。
图2 aoi31_x2单元版图
标准单元的版图采用紧凑式绘制方式，单元内部的布线均限定于后端工艺的低层金属（通常为金属1至金属3）及中段工艺（MOL）互连层。绘制单元版图时，需先依据原理图摆放各类晶体管，再完成线网的布线工作；同时，必须结合工艺流程、光刻工艺限制和设计规则进行细致考量，这一点至关重要。
版图绘制完成后，需通过版图与原理图一致性（LVS）检查：首先通过版图网表提取识别出器件、接触孔和金属线，再由LVS工具将提取的网表与原原理图进行比对。此外，在设计规则检查（DRC）环节，还会验证版图是否存在违反设计规则的情况，确保其具备可制造性。
并非版图中的所有信息都适用于布局布线仿真，器件的精细结构和内部接触孔的图形信息通常无需调用，而是将版图的抽象信息提取至LEF文件中，为布局布线仿真提供支撑。LEF文件包含单元边界、引脚、可用于布线的各金属层上的单元内部互连线，以及指导单元布局所需的层信息。
除LEF文件外，布局布线EDA工具还需要单元库中各单元的功耗模型和时序模型，这类模型通过两步流程生成：先提取单元寄生参数，再对标准单元进行特征化。
单元寄生参数提取会捕捉中段工艺和后端工艺低层的寄生信息，并将其转化为电阻-电容（RC）SPICE网表；标准单元特征化则基于这些单元网表和器件紧凑模型，针对不同的输入转换时间和输出负载，计算出单元的传播延迟、转换时间和内部能耗。
上述所有信息最终会存储在Liberty文件（.lib）中，这些模型能助力EDA工具在模块布局布线仿真阶段评估设计的性能表现。
总结
寄存器传输级仿真是数字集成电路设计的基础，而这类仿真的准确性依赖于高精度的PDK。本文阐述了数字标准单元库PDK生成的核心要点，核心结论如下：
•PDK生成是一个多阶段流程，从定义后端工艺金属堆叠结构开始，依次完成前端工艺器件建模、单元级版图绘制与验证，最终生成布局布线工具所需的各类配套文件。
•工艺文件（.tf）承载了绘制完整、可制造的设计版图所需的全部设计规则。
•高精度的寄生参数建模和标准单元特征化，是生成可靠的时序与功耗模型、开展真实的时序/功耗分析的关键。
标准单元版图采用紧凑式设计，单元内部布线限定于中段工艺和后端工艺低层金属；而模块设计阶段的单元间布线，会用到后端工艺的全层堆叠结构。
原文
https://www.allaboutcircuits.com/technical-articles/understanding-the-pdk-generation-process
EETOP创芯大讲堂芯片课程推荐
热门跟贴