公众号记得加星标⭐️，第一时间看推送不会错过。
科技公司Forge Nano, Inc.今日宣布一项突破性进展，从根本上重新定义了先进半导体制造的经济性和架构。该公司已成功演示了在1000:1纵横比的半导体结构上实现高速、无缺陷的原子层沉积（ALD）涂层。该涂层在生产规模下仍能保持良好的保形性，同时其覆盖范围比传统视线沉积技术高出两个数量级。
这项突破性进展消除了限制3D半导体微缩的主要瓶颈，并使之前被认为不经济或不可能实现的架构成为可能。此次演示是在加拿大领先的半导体工艺开发和制造创新中心C2MI提供的具有生产代表性的晶圆上进行的，并通过C2MI的内部计量和可靠性测试对保形性、缺陷率和电性能进行了独立验证。
尽管原子层沉积 (ALD) 行业通常依赖于层流工艺，但 Forge Nano 开发了一种获得专利的湍流方法，实现了以往高速 ALD 工艺无法达到的性能。凭借其 Atomic Armor 涂层平台技术和新一代 TEPHRA 生产工具，Forge Nano 在极纳米尺度特征上实现了保形 ALD 涂层——这是传统沉积技术难以企及，其他 ALD 设备产能也难以满足要求的领域。Forge Nano 的 Atomic Armor ALD 涂层工艺在高纵横比涂层方面也展现出比竞争对手高 10 倍的速度——而高纵横比涂层正是业内产能和成本的最大限制因素。
“人工智能芯片和 3D 堆叠器件暴露了行业中最薄弱的环节——界面、缺陷和污染，”Forge Nano 首席执行官 Paul Lichty 表示。 “我们实现了业界认为不可能的事情——以1000:1的纵横比实现高速、保形ALD，并达到量产规模的产能——从根本上消除了制约下一代半导体架构的主要瓶颈。只有湍流才能解锁对3D架构至关重要的超高纵横比。我们不仅仅是在改进工艺——我们正在彻底改变先进半导体的制造方式。”
在当今领先的半导体节点上，ALD已经是晶圆厂中最慢、成本最高的步骤之一。之所以容忍这些生产力损失，仅仅是因为没有可行的替代方案。
Forge Nano的突破性成果彻底改变了这一现状，它同时实现了1000:1的纵横比保形性、ALD级薄膜均匀性和速度。这是极少数能够同时提高良率、产能和成本的半导体创新之一。
目前的量产NAND器件包含200-300层。超越这一局限需要日益复杂的工艺和急剧上升的成本。保持高产能以实现更高纵横比的制造，将使更高密度的 3D NAND 闪存成为先进计算应用的首选。
对于 AI 加速器至关重要的 DRAM 和高带宽内存 (HBM) 而言，电容尺寸的缩小是制约因素。快速 1000:1 纵横比的 ALD 工艺能够制造更深的电容，并采用更薄、更均匀的介电层，从而将 DRAM 的尺寸缩小范围扩展到许多专家认为的“电容瓶颈”节点之外。
如今，ALD 是半导体制造中每片晶圆成本最高的工序之一，这常常限制晶圆厂的产量，并迫使晶圆厂仅仅为了提高产能而重复购置设备。
快速 1000:1 纵横比的 ALD 工艺可以带来以下优势：
每日晶圆起始量增加
降低每个节点的资本支出
提高能量和前驱体效率
降低每比特成本（内存）
消除目前限制节点转换的ALD瓶颈
这项突破代表着半导体制造平台层面的转变：
架构设计自由：使以前被认为不经济或不可能的设计成为可能。
竞争格局：率先采用这项技术的制造商将占据优势。
战略意义：在先进半导体生产领域创造与国家安全相关的能力
市场定位：在下一代芯片最关键的沉积技术领域确立新的行业领导者地位
Forge Nano 将极高的纵横比一致性与生产规模的吞吐量相结合，重新定义了先进芯片设计的可能性，并将Atomic Armor ALD 定位为人工智能和 3D 集成设备未来的基础技术。
（来源：编译自techpowerup）
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4310期内容，欢迎关注。
加星标⭐️第一时间看推送
求推荐
热门跟贴