公众号记得加星标⭐️，第一时间看推送不会错过。
在经历了一轮“混战”之后，HBM 4市场终于迎来了第一个赢家，HBM市场也迎来了新的不确定性。
三星电子周四表示，已开始出货其第六代高带宽存储器 HBM4，成为首家开始大规模生产这种对人工智能至关重要的下一代存储芯片的芯片制造商。
此次发布对三星而言意义重大。在前一轮HBM周期中，三星一直落后于竞争对手，这引发了人们对其在人工智能驱动型半导体领域竞争力的担忧。凭借HBM4，三星旨在重振旗鼓，并在下一波人工智能内存需求浪潮中抢占先机。
提前一周出货，三星野心勃勃
据韩媒业内人士透露，三星在与客户协商后，将出货计划提前了约一周。据悉，该芯片已提前通过英伟达的质量测试，这反映出其卓越的性能，正如消息人士所说。
从一开始，三星就立志超越全球半导体标准组织——联合电子器件工程委员会（JEED）制定的基准。为了实现这一目标，它将最新的1c DRAM与4纳米制程工艺相结合——业内人士称，这种方法此前从未有人尝试过。
三星表示，三星的HBM4显存可提供高达11.7 Gbps的稳定处理速度，比业界标准的8Gbps提升约46%，树立了HBM4性能的新标杆。这比其前代产品HBM3E的最高引脚速度9.6Gbps提升了1.22倍。HBM4的性能还可以进一步提升至13Gbps，有效缓解随着AI模型规模不断扩大而日益严重的数据瓶颈问题。
此外，与 HBM3E 相比，每个堆栈的总内存带宽提高了 2.7 倍，最高可达每秒 3.3 太字节 (TB/s)。
三星采用12层堆叠技术，提供容量从24GB到36GB的HBM4固态硬盘。该公司还将通过采用16层堆叠技术，将容量选择扩展至最高48GB，以满足客户未来的需求。
为了应对数据I/O引脚数量从1024个增加到2048个所带来的功耗和散热挑战，三星在核心芯片中集成了先进的低功耗设计方案。与HBM3E相比，HBM4通过采用低电压硅通孔（TSV）技术和电源分配网络（PDN）优化，实现了40%的能效提升，同时热阻降低了10%，散热能力提高了30%。
尽管性能有所提升，但三星表示，HBM4 融合了低功耗设计特性，旨在降低人工智能数据中心和服务器的电力消耗和冷却成本。三星进一步指出， HBM4 为未来的数据中心环境带来卓越的性能、能源效率和高可靠性，使客户能够最大限度地提高 GPU 吞吐量并有效管理其总体拥有成本 (TCO)。
三星表示，公司晶圆代工和存储器业务之间紧密整合的设计技术协同优化（DTCO）机制，确保了最高的质量和良率标准。此外，公司在先进封装领域拥有丰富的内部专业知识，从而简化了生产流程，缩短了交货周期。
三星还计划扩大与主要合作伙伴的技术合作范围，这是基于与全球 GPU 制造商和专注于下一代 ASIC 开发的超大规模数据中心运营商的密切讨论而做出的。
三星预计其HBM产品销量在2026年将比2025年增长三倍以上，并正积极扩大HBM4的产能。在HBM4成功推向市场后，HBM4E的样品预计将于2026年下半年开始发放，而定制的HBM样品将根据客户的具体规格于2027年开始交付。
三星电子执行副总裁兼存储器开发负责人Sang Joon Hwang也表示：“三星没有沿用传统的成熟设计，而是大胆创新，采用了最先进的制程节点，例如用于HBM4的1c DRAM和4nm逻辑工艺。凭借我们在制程方面的优势和设计优化，我们能够确保巨大的性能提升空间，从而满足客户日益增长的高性能需求。”
一站式解决方案，
预计销售额将增长两倍
如上所述，三星电子是全球唯一一家 能够提供涵盖逻辑、存储器、晶圆代工和封装的“一站式解决方案”的集成设计制造商 (IDM)。这使三星在 HBM 市场拥有竞争优势，而基础芯片的作用在该市场正变得日益重要。
三星电子计划继续开发最高水平的 HBM，通过其自身代工工艺与 HBM 设计之间的紧密 DTCO 合作，同时确保质量和良率。
此外，三星电子拥有先进的封装技术，使其在最大限度地降低供应链风险和缩短生产周期方面具有竞争优势。
再者，三星电子不断收到来自全球主要 GPU 和下一代 ASIC（定制半导体）超大规模数据中心客户的合作请求，这些客户自行设计和开发芯片，三星电子计划进一步扩大与他们的 HBM 技术合作 。
在这些市场趋势的影响下，三星电子预计其 HBM 销量在 2026 年将比 2025 年增长三倍以上，并正在积极扩大其 HBM4 产能。
三星电子拥有业内最大的DRAM产能，并通过积极的基础设施投资确保了洁净室的正常使用，使其能够在短时间内灵活应对HBM需求的任何增长。
此外，平泽工厂二期工程的5号生产线将于2028年开始全面投产，预计将成为高分子骨粉（HBM）生产的关键基地。公司计划继续确保稳定的供应响应能力，即使在以人工智能和数据中心为中心的中长期需求扩张阶段也是如此。
继HBM4之后，三星电子也在准备HBM4E，并计划于2026年下半年开始出货样品。 此外，根据客户的具体需求量身定制的HBM产品也计划于2027年开始分阶段进行样品测试。
定制化HBM是一种根据客户的AI加速器/GPU架构量身定制容量、速度和功耗特性的产品。与标准化产品不同，它可以针对每个客户的计算结构和使用环境进行优化，从而最大限度地提高性能效率。
在 HBM4 大规模生产过程中，基于 1c 工艺所保证的质量和供应稳定性，预计将成为未来向 HBM4E 和定制 HBM 等高附加值产品过渡的重要竞争因素。
日前的半导体展会上，三星介绍了下一代HBM架构“cHBM”和“zHBM”的研发进展。三星表示，公司正在研发定制HBM，通过主动采用芯片间接口IP，确保更高的带宽”。cHBM是一种专用集成电路（ASIC），旨在通过为AI半导体客户进行定制来最大限度地提高性能。
三星进一步说道，公司还在在考虑‘三星定制 HBM’，它可以让基础芯片处理一部分原本由图形处理单元 (GPU) 负责的工作，”他强调说，“它的开发目标是在与定制 HBM 相同的功耗下，提供 2.8 倍的性能。”
关于 zHBM，按照三星所说，这是为了使人工智能技术爆炸式发展，需要各种技术来倍增晶圆对晶圆键合，而不是芯片对芯片键合。”他还补充说，“这项技术将在物理人工智能时代所需的带宽和功率效率方面实现又一次重大创新。”
三星电子同时也在研发“光信号”封装技术，以提高人工智能数据中心中芯片间的连接速度。总裁宋先生表示：“三星的目标是通过整合器件、工艺、封装和设计，最大限度地提升客户价值。”他还补充道：“我们将满足人工智能时代爆炸式增长的需求。”
随着三星的公告，结束了三大内存制造商之间争夺HBM4芯片量产权的全球竞赛。这场竞争已经酝酿数月，并在上个月的财报电话会议后愈演愈烈。
与美光和SK海力士竞争，
胜负已分？
此前，有媒体指出，NVIDIA即将推出的“Vera Rubin”人工智能系统计划于夏末以VR200 NVL72机架式解决方案的形式出货，为下一代人工智能模型提供强大动力。然而，并非所有HBM4内存制造商都获得了设计订单，据报道，美光已被排除在外，目前只有三星和SK海力士能够供应珍贵的HBM4内存。
根据详细追踪供应链的机构SemiAnalysis泄露的机构报告，SK海力士将占据VR200 NVL72系统约70%的HBM4供应量，三星则获得剩余的30%。据报道，像美光这样的大型内存制造商并未获得任何HBM4内存的供应承诺。
值得注意的是，这并非美光在NVIDIA VR200 NVL72系统中内存供应的终结。该公司将不再使用 HBM4，而是为“Vera”CPU 提供 LPDDR5X 内存，最高可配备 1.5 TB 的 LPDDR5X 内存，以弥补 HBM4 市场份额的损失。美光可能未能获得英伟达为 VR200 NVL72 进行的重大系统升级，该系统最初于 2025 年 3 月设定的 13 TB/s 系统目标带宽提升至 9 月份的 20.5 TB/s。
然而，在 2026 年国际消费电子展 (CES) 上，英伟达确认 VR200 NVL72 系统的带宽现已达到 22 TB/s，系统带宽提升近 70%，这完全得益于英伟达要求内存制造商大幅提升内存规格。
其实早在去年九月，SK海力士就宣布，其面向超高性能人工智能的下一代内存产品HBM4 已完成开发和准备工作。
据海力士介绍，相比前一代产品（HBM3E），新一代HBM4的数据传输通道（I/O）从1024条提升至2048条，带宽较之扩大一倍，与此同时，其HBM4实现了高达10Gbps（每秒10千兆比特）以上的运行速度，这大幅超越JEDEC标准规定的8Gbps（每秒8千兆比特）；另外，该产品能效提升40%。这意味着，其HBM4不仅在单位时间内处理的数据量有了巨大提升，还可降低数据中心电力成本。
Micron 美光首席财务官 Mark Murphy 在日前也澄清称，该企业的 HBM4 内存已大规模量产，整体进度好于此前预期。
Mark Murphy 表示美光已开始向客户发货 HBM4 内存，预计本季度出货量将持续攀升。公司的 HBM 产能正稳步提升，本日历年的 HBM 供应已全部售罄。包括 HBM4 在内的 HBM 产品良率符合预期。美光的 HBM4 可实现 11Gbps 的传输速率，美光对其性能、质量、可靠性充满信心。
韩媒指出，尽管SK海力士凭借垄断英伟达订单一直主导着HBM市场，但业内人士认为，三星电子的HBM4凭借其卓越的性能，有望在竞争格局中创造新的转折点。
这场竞争的核心在于“工艺选择”，而这一选择早在早期研发阶段就已出现分歧。三星电子采用了比SK海力士领先一代的10纳米级第六代（1c）DRAM，并将其自研的4纳米逻辑工艺应用于HBM的核心逻辑芯片。该产品的差异化优势在于设计技术协同优化（DTCO），它使内存和逻辑芯片如同一体般协同工作。相比之下，SK海力士则采用了成熟的10纳米级第五代（1b）DRAM，并使用台积电的12纳米工艺制造逻辑芯片，其策略优先考虑的是生产良率和工艺稳定性。
分析人士指出，这种战略分歧导致HBM4的核心性能指标——数据传输速率出现分化。业内人士认为，SK海力士的HBM4实现的11.7 Gbps速度已接近现有封装架构的极限。而三星电子则实现了高达13 Gbps的可扩展性。
在人工智能计算环境中，1.3 Gbps 的数据处理速度差异至关重要。当单引脚速度从 11.7 Gbps 提升至 13 Gbps 时，每个堆栈的总带宽将从约 2.6 TB/s 飙升至高达 3.3 TB/s。这种性能差异能够显著减少训练超大型人工智能模型时的数据瓶颈，将训练时间从数周缩短数十个百分点。事实上，随着英伟达最近将其下一代平台的规格要求提升至 13 Gbps，三星的“性能优先战略”似乎有望超越展示阶段，成为市场标准。
一位业内人士表示：“三星通过‘大胆尝试’引入尖端工艺来弥补HBM3E（第五代HBM）的性能不足，从而突破了性能瓶颈。”他补充道：“尤其值得一提的是，与台积电-SK海力士联盟不同，三星的‘一体化供应链’缩短了工艺周期，并在单一工艺中实现了优化，这很可能成为人工智能半导体定制时代的一项强大武器。”
随着三星电子开始向英伟达出货，分析师表示，关键在于通过提高生产良率来确保盈利。虽然1b DRAM工艺已日趋成熟，采用该工艺的通用DRAM和HBM3E芯片也已上市，但1c DRAM实际上是通过三星电子的HBM4工艺首次实现商业化，因此一些人认为，低良率可能会使盈利难以保障。由于HBM4采用12个DRAM芯片堆叠而成，如果DRAM生产良率低于90%，整体良率将急剧下降，不可避免地导致收入下滑。
一位半导体行业高管表示：“三星电子应用了先进的工艺来获得性能优势，其首要目标是进入英伟达的供应链。”他补充道：“即使产品具有性能优势，如果工艺不稳定，低良率的生产可能会降低盈利能力，这是一个风险。”
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4317期内容，欢迎关注。
加星标⭐️第一时间看推送
求推荐
热门跟贴