公众号记得加星标⭐️，第一时间看推送不会错过。
随着人工智能工作负载的不断扩展，对内存容量和带宽的需求日益增长，现有的GPU-HBM架构正逼近其极限。据ZDNet报道，一家韩国大型内存制造商的研究人员表示，内存和封装公司正在探讨一种将GPU和HBM封装在独立封装中的新方案。与传统设计中将HBM直接放置在GPU旁边不同，这种新方案将二者通过光纤链路连接。这种架构有望使GPU支持的HBM容量比现有设计高出数倍。
正如报道所述，业界传统上通过垂直堆叠更多内存层来增加HBM容量。然而，随着HBM从12层和16层设计发展到20层及以上，制造工艺的复杂性急剧上升，物理限制也越来越难以克服。
更重要的是，如果HBM堆叠层数无法继续增加该怎么办？报道建议，另一种方法是通过在GPU周围水平添加更多HBM单元来扩展容量。然而，这种方法也即将达到极限。在目前的 2.5D 封装架构中，GPU 和 HBM 紧密地排列在同一基板上，这意味着 GPU 有限的周长（或称“海岸线”）内可容纳的 HBM 单元数量受到严格限制。
报告指出，在此背景下，一种备受业界关注的方法是将 GPU 和 HBM 分离到不同的封装中。这一概念挑战了芯片必须相邻才能最大限度降低延迟的传统假设，而是提出通过物理分离，并利用超高速光信号来弥补更长的传输距离。
报告称，业界正在探索多种架构方案，以确定 HBM 在 GPU 板中的放置位置。报告援引的内存专家指出，讨论的方案包括充分利用 GPU 周围的空间，以及将 HBM 放置在 GPU 板下方的独立区域。后一种方案需要垂直扩展主板，这意味着 GPU 厂商也在讨论对整体系统外形尺寸进行调整。
由于这些新架构可能会重塑封装和互连设计，报告指出，外包半导体封装测试 (OSAT) 行业也在密切关注这一趋势，尤其考虑到光互连的潜在应用。
连接 GPU 和 HBM 的光链路基于与数据中心服务器间光通信类似的原理。然而，正如报告所述，关键挑战可能在于如何将专为大型系统设计的光子技术缩小到单个电路板或芯片组内的微观尺寸。在高度受限的电路板空间内实现 HBM 的光链路，需要将光子元件的尺寸显著缩小，集成度更高，这将大大增加技术难度。
（来源：trendforce ）
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4416内容，欢迎关注。
加星标⭐️第一时间看推送
求推荐
热门跟贴