近日，英伟达CEO黄仁勋是如何看华为半导体“韬（τ）定律”和“逻辑折叠”技术呢？
黄仁勋：“这对华为来说是突破，但对台积电并不是威胁。”他强调台积电使用芯片堆叠和3D封装技术已近10年，言下之意是华为的创新不过是台积电玩剩下的东西。
黄仁勋这番言论是误解了华为的韬定律，还是说传统半导体思维与后摩尔时代新范式存在认知代沟？
一、黄仁勋眼中的“韬定律”是什么样的？
黄仁勋的核心判断是“华为使用这种技术，可以在不将半导体制程线宽变得更细的情况下，把晶体管数量加倍，甚至增加3到4倍”，并将其等同于台积电的3D封装技术。
但问题的关键在于，华为的逻辑折叠与台积电的先进封装，根本不是同一维度的技术。
前者是芯片设计层面的电路拓扑重构，后者是制造工艺层面的多芯片互联技术，二者处于完全不同的技术抽象层级，解决的是截然不同的问题。
要理解这种差异，首先要搞清楚华为到底做了什么。
逻辑折叠是韬定律的核心技术，它将原本平铺在二维平面上的电路，通过三维立体折叠和垂直互连“堆叠”起来，使关键路径走线长度缩短50%到80%，大幅降低信号传播的RC负载。
但这绝非简单的“把芯片堆起来”——2.5D/3D封装的核心是连接已经成型的独立裸芯（die），而逻辑折叠的核心是重新布局单颗裸芯内部的逻辑门。
前者是在制造后期让不同芯片贴得更近，后者则是在设计阶段就从根本上缩短信号的物理传输距离。
二、这其实是三维设计理念差异
北京大学集成电路学院的研究用“真3D”与“赝3D”的范式划分，来直观推演这种区别。
①赝3D以整个模块为最小单位分到某一片die，模块内部标准单元必在同一片die；
②真3D则支持模块内自由划分，同一模块标准单元可分布到不同die，设计空间更大。
在优化空间上，赝3D在每片die上各自优化，复用传统2D芯片EDA工具，不允许跨die逻辑变换；
真3D则将多die整体空间作为设计空间，各阶段均在完整三维空间中寻优，不限制跨die逻辑操作。逻辑折叠把物理实现的最小单位从“die”推进到了“标准单元在三维空间中的位置”，这才是真正的底层范式转移。
还可以更形象的说，传统2.5D封装好比把两个独立房间搬到同一层楼，中间修走廊（硅中介层）；3D封装则像把两栋独立楼叠起来，装电梯（TSV硅通孔）方便串门。
但HBM和GPU本质仍是两栋独立的楼、两个物理分离的芯片。
而逻辑折叠是在设计大楼内部布局时，就把原本位于东西两端且需频繁通信的两个房间，一个放在一楼、一个放在正上方，中间只需在楼板打一个1.5微米间距的极短TSV垂直通道，无需走廊和电梯井。
这是“设计理念”的区别，不是“施工方式”的区别。
三、华为麒麟2026芯片是最好的证明
相比麒麟9030Pro，麒麟2026的晶体管密度提升53.5%，达到238MTr/平方毫米，理论上与Intel18A工艺持平，接近初代台积电3nm。
同时，SoC性能核能效提升41%，最高主频提升近13%。这些数字不是靠缩小线宽、更换制程得来的，而是在设计端“挤”出来的。
GlobalSemiResearch测算，这种幅度的密度提升在传统几何缩微时代，需要三年时间、跨越两个工艺节点才能实现。这正是韬定律“以时间缩微替代几何缩微”的核心价值所在。
事实上，华为何庭波在论文中给出了清晰的路线图：
2026-2031年，沿着韬定律路径，晶体管密度将持续提升，预计2031年突破400MTr/mm²，CPU大核频率突破5GHz，届时基于韬定律的高端芯片晶体管密度将达到1.4纳米芯片制程的同等水平。
这意味着一条不依赖EUV、不依赖几何缩微的技术路径，可在5年内追平当前最先进制程的性能水平。
因此黄仁勋说“台积电领先10年”，若只看3D封装这种制造工艺层面确实没错，但逻辑折叠根本不是3D封装，它是设计理念层面的革新。
黄仁勋的误读，折射出摩尔定律旧范式下的认知惯性——习惯用“几何尺寸”“封装形式”评判一切。
最后，笔者认为华为这波PPT造芯技术确实厉害。
华为韬定律给出的答案是换一把尺子，当几何尺寸红利走到尽头，当先进制程成本飙升，华为提出的是用“系统工程的整合能力”对冲“单体芯片的工艺短板”的道路，以时空换几何，以系统赢单点。
这不是在台积电的赛道上试图超越台积电，而是华为想换道超车。
把两件处于完全不同抽象层级的技术放在一起比较，然后断言谁领先谁10年，这本身就是一个范畴错误。
或许，黄仁勋真该认真读一下何庭波那篇论文了。
热门跟贴