HBM，太热了！|gpu|hbm|低功耗|固态硬盘|散热器|英伟达

公众号记得加星标⭐️，第一时间看推送不会错过。

当AI芯片的功耗向1000瓦大关逼近，当HBM的堆叠层数冲向20层，存储芯片行业的竞争主轴正发生一场根本性的位移——谁能让芯片“冷静”下来，谁就能拿到下一代AI算力的入场券。

过去，HBM市场的竞争逻辑十分清晰：比拼堆叠层数、传输带宽与引脚速率，谁能堆叠更多DRAM裸片、跑出更高的数据速率，谁就能抢占市场份额。但如今格局已然剧变，三星、SK海力士、美光三大存储巨头不约而同将研发重心转向热管理。

近日，在COMPUTEX 2026展会上，三星首次公开展示了其第八代HBM5原型，最吸引眼球的并非单纯的带宽数据，而是一项名为HPB（Heat Path Block）的全新散热技术。

三星在COMPUTEX 2026展出的HPB方案

几乎同一时间，SK海力士也在5月底发布了集成冷却元件的iHBM方案。

存储巨头不约而同地将战场转移到了同一个方向——散热。这背后，是日趋严峻的热管理挑战正从一个传统的后端问题，升级为决定下一代AI算力能否顺利释放的核心瓶颈，也意味着散热不再是HBM的附属配套功能，而是决定其性能上限、硬件可靠性与行业竞争力的核心刚需。

一场围绕给芯片降温的技术军备竞赛，正在AI算力基础设施领域全面打响。

HBM散热为何突然成为AI算力的“命门”？

众所周知，HBM是AI芯片的核心引擎，负责为GPU高速输送数据。然而，随着AI大模型规模膨胀、硬件迭代、芯片架构特性、下游客户诉求等多重因素交织，传统依赖服务器风扇、外置冷板的后端散热模式彻底失效，HBM的热管理正在被迫从事后补救转向前端设计。

可见，散热成为刚需，并非偶然，而是由几大因素共同造就的。

AI芯片功耗暴涨：当下英伟达、AMD新一代AI服务器GPU单芯片功耗普遍逼近1000W，部分下一代旗舰架构芯片功耗更是突破千瓦红线，单台AI服务器、整机机柜的热密度远超传统算力设备。传统风冷的物理极限约为单芯片1000W，面对持续走高的功耗早已力不从心，液冷逐步成为数据中心标配。

但即便系统级液冷不断普及，也只能解决芯片表面散热问题，无法化解HBM垂直堆叠结构内部的积热难题。与此同时，HBM自身功耗也代际攀升，从HBM2的12W增长至HBM3e的42.5W，规划中的HBM5单颗功耗预计突破100W，8颗HBM5组成的内存阵列功耗便可接近800W，热电互锁成为制约性能释放的首要障碍。

垂直堆叠的“夹层式”架构陷阱：HBM的核心形态是多层DRAM芯片垂直堆叠，依靠硅通孔（TSV）与微凸点实现层间互联，层间填充的聚合物材料导热性能极差。这种结构带来了致命的热阻问题：热量主要产生于靠近GPU的堆叠底部基底芯片，却需要穿透十几层硅片、封装材料才能抵达顶部散热器，漫长的传导路径让热量难以逃逸。

实测数据显示，仅4层HBM2堆叠，底部芯片最热区域与最冷区域的温差就达到24℃，而DRAM芯片的安全结温上限仅为95℃。随着堆叠层数向20层迈进，层间热阻持续叠加，层数越高，底部高温区与顶部低温区的温差就会进一步扩大，形成一个难以消散的热塔。

D2D PHY局部热失控风险加剧：作为连接HBM与GPU的高速物理层，D2D PHY（Die-to-Die物理层，负责HBM与GPU通信的接口）承担着每秒数TB的数据传输任务，是数据交换最频繁、发热最集中的区域。该区域功耗占比超过HBM整体功耗的40%，是发热重灾区。在满载工况下，D2D PHY区域温度可飙升至125℃，远超105℃的安全阈值，直接导致数据错误率暴涨300%。传统散热方案无法对这一局部热点进行针对性降温，一旦温度超标，芯片便会触发降频保护，AI训练、推理等核心算力随之大幅缩水。

头部客户强势倒逼：HBM过热会直接导致芯片降频、算力缩水，这对于动辄价值数十万美元的AI服务器而言，是不可接受的。

对此，英伟达、AMD等头部客户已正式向三大存储厂商提出明确要求，新一代HBM必须强化热控能力与低功耗设计。在行业发展早期，散热属于芯片设计完成后的后端工作，依靠系统级散热设备兜底；但面对HBM4E、HBM5的超高功耗与超高堆叠密度，这种模式彻底走到尽头。行业共识逐步形成：热管理必须深度融入HBM的芯片布局、堆叠工艺与封装设计，从源头切断积热隐患，而非单纯依靠外部设备散热。

简单来说，芯片功耗代际翻倍，而散热路径却因为物理结构越变越窄。当传统的依赖芯片表面被动散热的方式走到尽头，一场从HBM内部发起的“散热革命”势在必行。

群雄逐鹿，HBM散热技术路线竞速

面对即将到来的热挑战，三星、SK海力士、美光这三大存储巨头虽目标一致，却选择了三条不同的技术路径。

三星HPB：给芯片加装“烟囱”

三星在COMPUTEX上展示的HPB（Heat Path Block）技术，其核心逻辑是在芯片内部开辟一条独立、高效的热传导通道，如同为堆叠芯片加装“散热烟囱”。

HPB技术概念图

据了解，HPB采用高导热铜基材料打造导热结构，其导热能力是基板、塑封料等传统聚合物材料的500-1000倍；针对HBM多层堆叠的特殊结构，三星后续还规划改用硅基材质，进一步适配半导体工艺。该结构精准布局在发热最集中的D2D PHY区域，引导热量不再逐层绕行，而是通过独立通道侧向、向上快速导出，最高可将芯片热阻降低16%。

在落地节奏上，HPB技术此前已率先成功落地于Exynos 2600移动处理器——通过在芯片上方放置铜质结构，构建更高效的散热路径，热阻最高可降低16%，已经过消费级市场的长期验证。

目前，HPB技术已在HBM4E产品中完成工程验证。首批12层HBM4E样品运行速率达14Gbps，后续可升级至16Gbps，单堆叠带宽达3.6TB/s。与此同时，HBM5基底芯片将全面采用三星自主研发的2纳米制程工艺，取代此前使用的4纳米工艺。公司高层指出，在当前AI系统架构中，热管理能力、数据处理效率以及封装长期运行的稳定性，已与内存带宽、延迟等传统性能指标同等重要。

按照规划，搭载HPB的HBM5预计2028年实现量产，堆叠层数覆盖12层至20层，全面匹配下一代AI算力需求。依托存储、代工、封装一体化的IDM优势，三星将HPB深度整合进HBM堆叠架构，而非简单叠加外置散热部件，最大化发挥散热效能。

SK海力士iHBM：把冷却元件“塞进”封装

相比于三星的“烟囱”，SK海力士的iHBM方案更为激进，iHBM技术的核心是在HBM封装内最热的D2D PHY区域，直接嵌入ICE（集成冷却元件）的硅基材料。相当于在封装内部新增独立导热通路，绕开低效的逐层散热路径。

iHBM解决方案概念图

ICE选用绝缘导热硅基材料，在杜绝电路短路风险的前提下保障导热性能，相当于在“火山口”直接安装了一个内置散热器。

据官方数据显示，iHBM可将整体热阻降低30%以上，效果显著。更关键的是，该技术基于SK海力士已经非常成熟的MR-MUF封装工艺，与客户现有的系统级封装环境高度兼容，这意味着客户无需大规模改动设计即可快速导入，大大降低了应用门槛。

这一技术布局，充分考虑了下游客户的迁移成本，展现了其作为HBM市场老大的老练。

不过，SK海力士的HBM5量产时间定在2029年至2030年，比三星晚约一年。SK集团会长崔泰源也承认，虽然需求旺盛，但技术突破仍需时间。

iHBM通过将热控制元件深度集成至内存封装内部，实现了从被动散热到主动热管理的范式转变。其核心价值在于：

结构创新：打破传统封装中“芯片-基板-散热器”的热传导链；
工艺协同：将热设计与晶圆级封装工艺深度融合；
场景适配：为AI/HPC场景的高功耗密度挑战提供工程化解决方案。

随着HBM向16层、20层、32层堆叠演进，iHBM代表的集成式热管理技术将成为下一代内存封装的标准配置，其设计方法论也将影响CPU、GPU等高功耗芯片的散热架构演进。

美光：低功耗+TSV沟槽冷却的“迂回战术”

与两家韩厂主攻“强化导热”的思路不同，美光秉持少发热优于强散热的理念，走出差异化路线，以低功耗设计为核心，搭配TSV沟槽冷却技术补强散热能力。美光公开表示，其HBM产品整体功耗较竞品低30%，从源头削减热量产生，降低散热压力。

在散热补强层面，美光布局TSV沟槽冷却技术：一方面在硅片内部蚀刻微米级微型沟槽，通入冷却液实现芯片内部循环降温；另一方面设计专用导热TSV，这类硅通孔不承担数据传输功能，仅负责垂直导热，与信号TSV并行排布，不额外占用芯片面积，构建低阻垂直热路径。

目前，美光相关技术已完成全球专利布局，依托低功耗优势主攻多元化算力场景，避开与三星、SK海力士在封装内嵌散热领域的正面竞争。此外，美光确认2026年全部HBM产能已售罄，并上调HBM市场预期，看好行业长期增长。

HBM三巨头散热技术方案

三星HPB、SK海力士iHBM、美光低功耗+TSV——三条技术路线各有优劣，但指向同一个结论：散热已成为HBM竞争的核心维度。

过去，存储巨头的护城河是制程工艺和产能规模；未来，封装技术和热管理能力将同等重要。正如三星CTO Song Jae-hyuk所说：“AI系统正向超高集成演进，竞争焦点已不再局限于单纯的存储性能，热管理能力已成为关键因素。”

从硬件到系统：IMEC的STCO与MCL的散热革命

与此同时，行业机构也跳出单一硬件散热的思维，探索系统与芯片协同优化的全新解法，多元化技术共同构筑HBM的散热屏障。

其中，比利时微电子研究中心IMEC在2025年IEEE国际电子会议上发表的一项研究表明：仅靠硬件层面的散热改良，远远不够。

IMEC的研究模拟了一种更激进的3D架构——3D HBM-on-GPU，将HBM直接堆叠在GPU上方。这种将HBM直接堆叠在GPU上方的3D架构，相比当前主流2.5D集成模式，能大幅提升算力密度与内存带宽。

整合方法（a）目前的2.5D方案与（b）HBM与GPU堆叠的3D提案

但仿真数据却触目惊心：在不加干预的情况下，GPU峰值温度高达141.7°C，远超安全阈值。但通过“系统-技术协同优化”（STCO），即结合通过移除HBM冗余基片、合并DRAM堆叠、减薄顶层芯片、动态调节GPU核心频率、部署双面散热等多重手段及系统级策略，成功将温度降到了与当前2.5D封装方案持平的70.8°C。

这个研究揭示了一个核心思想：仅靠硬件散热无法彻底解决3D集成的热难题，未来的AI芯片设计，必须将散热视为一个从晶体管到数据中心的多层级系统工程。芯片设计者不能再先设计，后散热，而必须在设计初期就让性能与温度达成动态平衡。

而MCL（微通道顶盖，Microchannel Lid）技术则是连接封装级与系统级散热的关键技术。MCL将50-500μm的微流道直接集成于芯片封装顶盖内部，取消传统热界面材料与独立水冷板，冷却液直接流经芯片发热核心，大幅缩短散热路径、降低整体热阻。

据悉，MCL专为英伟达Rubin系列超高功耗GPU打造，最快将于2026年底在超频版VR200芯片中小批量试水，2027年下半年随Rubin Ultra大规模商用。从市场规模来看，MCL市场将从2026年的0.4亿美元激增至2028年的22亿美元，增长潜力巨大。MCL与HPB、iHBM形成互补：前者打通封装与外部液冷的最后一环，后者解决HBM内部积热，二者协同构建从芯片内核到数据中心机柜的全链路散热体系。

HBM散热技术“进化史”

回顾HBM散热的演进历程，我们看到的是一条清晰的技术主线：散热技术的演进始终紧跟芯片功耗、堆叠层数与集成架构的迭代节奏，整体呈现从系统外置到封装内嵌，再到芯片级液冷的清晰路径，每一代技术都对应着明确的功耗等级与应用场景，清晰勾勒出行业向热源不断靠拢的发展逻辑。

（1）基础散热时代（HBM2-HBM3）：此阶段以风冷主导，散热纯为后端配套。这一阶段HBM单颗功耗仅12W左右，堆叠层数普遍低于8层，热量密度较低。行业依靠服务器风扇、常规散热片等传统风冷方案即可满足需求，散热始终是芯片设计完成后的附属环节，并未纳入核心研发范畴。

（2）液冷普及时代（HBM3E-HBM4）：D2C直触液冷成为主流。当HBM功耗攀升至42.5W-75W，堆叠层数提升至12-16层，风冷彻底触及极限，D2C直触液冷开始大规模商用。冷却液直接接触芯片表面，散热效率达到风冷的3倍，可将芯片温度稳定在85℃降频临界值以下，目前该方案已广泛应用于主流AI服务器与高性能计算设备。

（3）封装内嵌散热时代（HBM5）：原生散热+浸没式冷却结合。HBM5单颗功耗预计突破100W，堆叠层数冲击20层，三星HPB、SK海力士iHBM等封装内嵌散热技术全面落地，散热设计正式前置到芯片与封装阶段。同时，浸没式冷却开始商用，将GPU+HBM整体模块浸入绝缘冷却液中，散热效率较直触液冷再提升2倍，即便芯片满负荷运行，温度也能控制在80℃以内，成为高端AI集群的标配。

（4）芯片级液冷时代（HBM6-HBM8）：极致散热适配超高功耗。该技术面向120W-200W的超高功耗场景，散热技术进一步深入芯片内部。有业内人士表示，HBM6或将引入专用热通孔（Thermal TSV），这些通孔不传输数据，专门传导热量，能把芯片内部的热量快速传到冷却液里，强化垂直导热能力；HBM7采用“嵌入式冷却”——在Base Die和Core Die里直接刻出“微型水道”，实现冷却液在芯片内部循环，快速带走热量；HBM8甚至可能采用双面嵌入式冷却，搭配双面中介层，全方位疏导积热，即使局部有“热点”（比如GPU的计算核心），也能快速降温。这类极致散热方案主要面向AGI原型机、超大规模超算等极限算力场景，也是行业长期技术探索方向。