做硬件设计的朋友应该都有过这样的经历：电路功能明明没问题，上电以后就是跑不稳定，时好时坏，示波器一探头才发现电源上全是毛刺。排查了半天，结果发现就是电源噪声在作怪。说白了，电源噪声这东西看着不起眼，但它能让你整个系统都不安宁，严重的甚至会导致复位、死机、通信误码，产品量产以后问题更是一波接一波。
电源噪声的问题说到底就是两个方向：一个是怎么把噪声压下去，另一个是怎么让噪声别串到不该去的地方。搞清楚这两个方向，解决思路就清晰多了。
一、电源噪声从哪来
1、开关电源自身的纹波与噪声
开关电源是目前最常用的供电方案，但它天然就带着纹波和噪声。原因很简单——开关管在高速切换的过程中，电流是断续的，电感和电容的充放电就会在输出端产生纹波。这个纹波的频率跟开关频率一致，一般在几十kHz到几MHz的范围。
除了基本纹波，开关瞬间还有高频尖峰噪声，这个才是更棘手的。开关管导通和关断的时候，di/dt和dv/dt都很大，寄生电感和寄生电容会激励出高频振荡。这类噪声频谱很宽，能到几十甚至上百MHz，很容易通过辐射和传导的方式影响其他电路。
2、负载瞬态变化带来的噪声
数字电路的工作电流不是恒定的，尤其是FPGA、CPU这类器件，在不同工作状态下电流变化非常大。当负载电流突然增大时，电源输出电压会瞬间跌落；电流突然减小时，电压又会往上冲。这就是负载瞬态响应问题。
瞬态噪声的大小取决于两个因素：一个是负载电流变化的速度和幅度，另一个是电源的响应速度。开关电源的反馈环路有响应延迟，在它调整过来之前，输出电压已经偏了。这个偏移如果在敏感电路的供电范围内，问题就来了。
按我的经验，很多工程师只关注静态纹波指标，忽略了瞬态响应，结果批量生产后才发现某些场景下系统不稳定，这种坑踩过一次就记住了。
3、PCB布局不当引入的耦合噪声
即便电源本身输出很干净，如果PCB布局布线处理不好，噪声照样会从别的地方耦合进来。最典型的就是电源走线太细太长，寄生电感偏大，高频噪声滤不掉；还有模拟地和数字地混在一起，数字开关噪声通过地平面串到模拟部分。
另一种常见情况是去耦电容放得太远。电容离芯片供电引脚越远，走线上的寄生电感就越大，去耦效果大打折扣。有些工程师原理图上电容画了一大堆，PCB上一放位置完全不对，等于白搭。
二、电源噪声的抑制方法
1、滤波电容的选择与布局
滤波电容是抑制电源噪声的第一道防线，但选型和布局都有讲究。大容量电解电容负责低频滤波，小容量陶瓷电容负责高频滤波，两者配合才能覆盖较宽的频段。
选电容的时候要注意两个参数：等效串联电阻（ESR）和等效串联电感（ESL）。ESR决定了电容在谐振频率以下的阻抗，ESL决定了谐振频率以上的阻抗。说到底，高频去耦要的是低ESL，所以小封装的陶瓷电容比大封装的更合适——0402的ESL就比0603小不少。
布局方面有一个铁律：电容越靠近芯片供电引脚越好。 ideally电容直接贴着引脚放，走线短而宽，过孔尽量靠近焊盘。如果电容离引脚有两三厘米远，那走线上的寄生电感就能把去耦效果削弱一大半。
2、去耦电容的使用技巧
去耦电容和滤波电容经常被混为一谈，其实作用有所区别。去耦电容主要是给芯片提供瞬态电流，相当于芯片旁边的局部储能器。当芯片内部逻辑切换时，电流变化很快，远端的电源来不及响应，这时候就靠去耦电容顶上。
去耦电容的容值选择有个实用原则：不同容值搭配使用。比如一个0.1μF配一个1μF，再加一个10μF，三个电容各覆盖不同频段。千万别只放一种容值，那样只在某个频段有效，其他频段还是裸奔。
还有一个容易被忽略的点——去耦电容的摆放方向。电容的接地端应该用最短路径连接到地平面，而不是绕一大圈走线再接地。有些PCB上电容的GND焊盘经过一段细走线才到过孔，这段走线的电感足以让去耦效果打折扣。
3、磁珠与电感的合理应用
磁珠和电感是处理高频噪声的利器，但用不对也会添乱。磁珠的特性是低频时阻抗很小，高频时阻抗急剧上升，相当于一个频率相关的电阻。它适合放在电源分支上，防止某一模块的噪声串到其他模块。
电感更适合跟电容组成LC滤波网络。需要注意的一点是，电感有直流电阻（DCR），大电流通过时会产生压降，影响供电电压。所以在电流较大的场合，要选DCR小的功率电感，或者干脆用磁珠替代——磁珠的直流电阻通常比同级别电感小。
三、PCB层面的优化策略
1、电源平面的分割与处理
多层板中用完整的电源平面供电，阻抗最低，效果最好。但实际设计中往往有多种电压，电源平面需要分割。分割的时候要注意几个原则：
第一，不同电压的平面之间留足够的间距，防止边缘耦合。间距至少20mil以上，电压差大的要更宽。第二，分割边界不要走在高速信号线下方，否则信号的回流路径会被截断，EMI问题接踵而来。第三，尽量减少平面上的缝隙和狭缝，这些地方会形成天线效应，反而辐射噪声。
2、地平面的完整性
地平面是整个系统噪声控制的基石，地平面不完整，其他措施做得再好也白费。最基本的要求就是地平面尽量保持完整，不要随意切割。
实际操作中，模拟地和数字地到底要不要分开，争论一直不少。说起来也很简单：如果布局合理，噪声敏感电路和噪声源拉开了距离，单点接地就够了；如果布局空间有限，模拟数字靠得很近，那就老老实实分区，用磁珠或0欧电阻在一点连接。但无论如何，不要在地平面上开长槽——那比不分割还糟糕。
地平面上的过孔也会影响完整性。密集的信号过孔会在地平面上打出一排排洞，形成所谓的瑞士奶酪效应。在噪声敏感区域，过孔之间要留出足够的铜皮连接通道，保证回流电流有路可走。
3、关键信号的布线保护
对于特别敏感的信号，比如ADC的参考电压、时钟信号、复位信号等，需要额外的保护措施。最有效的做法是给这些信号加地线屏蔽，也就是在信号线两侧各走一根地线，形成法拉第笼效应，隔离外界干扰。
电源走线本身也要注意。大电流的电源走线要尽量短而宽，减小寄生电感和压降。如果可能，电源走线走在内层，上下都有地平面屏蔽，既降低了阻抗又减少了辐射。还有一点，电源走线的拐角不要用90度直角，用45度或圆弧过渡，直角拐角会产生阻抗不连续和辐射。
说到底，电源噪声的抑制是一个系统工程，从器件选型到电路设计再到PCB布局，每一个环节都不能掉链子。很多时候你以为的器件问题，其实是布局问题；你以为的软件问题，其实是电源问题。养成从系统角度思考的习惯，遇到噪声问题才能快速定位、对症下药。
热门跟贴