公众号记得加星标⭐️，第一时间看推送不会错过。
AMD和高通（Qualcomm）这两家公司分别推出了新的内存封装技术，用以解决当今系统中的带宽瓶颈问题。
在一项公告中，AMD推出了其Versal Premium第二代片上内存（MoP，Memory on Package）系列。专为工业应用设计的AMD新MoP产品，将DRAM和系统级芯片（SoC）全部整合在同一个封装中。
随后，在另一项单独的公告中，高通最近推出了几款AI芯片产品，其中包括一种名为高带宽计算（HBC，High Bandwidth Compute）的高端内存封装技术。HBC是一种类似于2.5D的内存技术，旨在解决AI服务器中的内存带宽问题。
AMD和高通各自的封装技术有所不同，针对的也是不同的细分市场。但两种封装技术都有几个共同点。首先，它们能够以更低的延迟在系统中实现更快的数据传输速率。其次，两家公司都声称其各自的技术相比现有的高端内存封装类型——即高带宽内存（HBM）——具有多项优势。
总部位于加利福尼亚州圣克拉拉的AMD，是用于PC和服务器的基于x86架构处理器以及FPGA的供应商。
位于加利福尼亚州圣迭戈的高通，则以智能手机芯片组供应商而闻名。高通还销售基于ARM架构的PC处理器，这使该公司与AMD和英特尔（Intel）展开直接竞争。现在，高通随着新CPU和AI芯片的推出正在向数据中心领域迈进。AMD、英特尔以及许多其他公司也在这些市场中进行竞争。
什么是封装？
在更详细地描述AMD和高通的新封装技术之前，让我们尝试回答一个简单的问题：什么是封装？
封装是半导体产业的重要组成部分。在半导体工艺流程中，公司首先使用专业的电子设计自动化（EDA）软件工具设计芯片系列。
然后，芯片制造商（即英特尔、三星、台积电等）在被称为晶圆厂的大型设施中根据该设计制造芯片系列。
在芯片制造完成后，器件会被送到一个单独的设施中。然后，在该设施中，加工后的芯片被组装进IC封装中。基本上，封装是一个小型且坚固的外壳，可以保护芯片免受恶劣运行条件的影响。更重要的是，封装有助于提升芯片的性能。
没有哪一种封装能满足所有需求。事实上，封装公司提供了许多封装类型。每一种都是为特定应用而设计的。封装公司为汽车、通信、计算和工业应用提供各种封装。
另一个应用——AI——是当下的热门话题。在AI数据中心，计算机系统必须高速处理复杂的AI算法。为了处理这些数据，这些系统通常会包含一个强大的AI芯片，例如AI加速器、GPU或相关器件。通常，在一个系统中，AI芯片与HBM会被包含在同一个封装中。这被称为2.5D封装（见图1）。
在HBM中，你需要将8层、12层或更多层DRAM晶圆垂直堆叠在一起。然后，这些DRAM晶圆通过被称为硅通孔（TSV）的微型垂直导线连接起来。TSV提供了每层晶圆之间的电气连接。
在运行中，HBM能够实现内存与AI芯片之间的高速数据传输。HBM采用1024位内存总线，从而在系统中实现高带宽。
美光（Micron）、三星和SK海力士（SK Hynix）是市场上HBM产品的主要供应商。总而言之，HBM是诸如AI等高端应用中占主导地位的高端内存技术。
问题是什么？用于HBM的内存芯片产品DRAM供应紧张。此外，DRAM价格也在上涨。因此，HBM持续处于供应紧张和高价格的状态。并且在许多情况下，AI芯片和HBM是使用台积电的2.5D封装技术进行封装的。台积电被称为芯片转晶圆转基板（CoWoS）的2.5D技术也同样供应紧张。
作为回应，内存产品的供应商正在扩大其制造产能以满足需求。此外，台积电也在赶忙增加更多的CoWoS制造产能。
尽管如此，得益于AI，DRAM的供应紧缺预计将持续到2027年，甚至可能更久。这给整个行业带来了巨大的头痛问题。
（图1。HBM是DRAM内存堆叠。HBM通常位于2.5D封装中。HBM DRAM堆叠和处理器或GPU位于同一个封装内的中介层上。在运行中，HBM能够实现内存与处理器或GPU之间的高速数据传输。来源：Rambus）
蜻蜓之路
供应链的困境超出了许多人的控制。但和以前一样，尽管面临挑战，半导体行业仍在继续创新。事实上，一些人认为该行业需要新的、更好的封装解决方案。例如，高通最近推出了用于AI数据中心的新型“蜻蜓”（Dragonfly）芯片，包括C1000 CPU、AI300推理加速器和定制芯片产品。该公司还推出了HBC。
在许多方面，HBC类似于带有HBM的2.5D封装。在HBC中，高通将AI芯片放入2.5D封装中。然后，LPDDR DRAM晶圆层层堆叠，并放置在同一个2.5D封装中。根据高通的一段视频片段，AI芯片和DRAM堆叠在同一个封装中并排排列。据高通称，HBC的设计旨在实现比HBM高出6倍的每瓦带宽。据该公司称，HBC的设计旨在实现比SRAM高出200倍的每瓦容量。最初，高通将把HBC整合到其AI250数据中心机架中，这是一个机架规模的AI推理平台。
研究公司Jon Peddie Research的总裁乔恩·佩迪（Jon Peddie）在一篇博客中表示：“高通表示，HBC在一个紧密耦合的封装中将加速器逻辑与3D堆叠DRAM结合在一起。”“高通将HBC描述为一种以内存为中心的加速器架构。该设计使数据更接近计算，减少了跨外部接口的移动，并提高了带宽效率，”佩迪说。这是一个很有前景的解决方案。“高通的HBC方法将内存带宽、封装和功耗放在了系统设计的中心。
当超大规模数据中心企业和企业通过总成本、软件可移植性和供应链韧性来评估AI机架时，拐点就出现了。如果高通能够兑现承诺，AI数据中心就可以支持更多样化的架构，并减少对单一软硬件模型的依赖，”佩迪说。尽管如此，关于HBC仍有一些未解之谜。“芯片团队会想要了解封装、散热、良率、修复、内存供应商支持、互连拓扑以及编译器可见性等方面的细节。CIO们则会关注机架功耗、冷却、利用率、采购时机、云访问、服务支持以及软件兼容性，”佩迪说。带有AI250的HBC第一代的商用样品预计将在2027年中期推出。
更多先进封装
可以肯定的是，如今数据中心里的AI往往会占据新闻头条。但和以前一样，在数据中心之外还有一个巨大的半导体市场。这些芯片市场，如汽车、通信、工业等，也同样重要。
为了应对其中一些市场，AMD推出了Versal Premium第二代MoP技术。基本上，AMD的MoP产品在同一个封装中结合了其Versal芯片系列和DRAM。AMD的Versal是一个通用系统级芯片（SoC）产品系列。
总的来说，AMD的MoP技术可将高达32GB的LPDDR5X DRAM集成到单个SoC封装中，可提供高达288GB/s的带宽，同时减少多达60%的板卡面积。“AMD将标准的JEDEC兼容LPDDR5X器件与Versal计算晶圆一同放置在封装基板上，”佩迪在另一篇单独的博客中解释道。“较短的互连距离消出了外部内存布线，简化了电路板设计，减少了验证工作，并提高了信号完整性。
AMD估计，与等效的独立内存实现相比，可节省60%以上的板卡面积。该公司还声称，设计人员可以省去数月的内存接口设计、仿真、质检和板级验证工作。”
AMD的MoP技术针对的是嵌入式和工业应用。随着具身智能（Physical AI）、网络、航空航天和国防方面的工作负载将更多的数据推向愈发紧张的空间和功耗预算，MoP瞄准了最需要它的设计：测试与测量、专业视频编辑，以及用于安全通信和国防加速的VPX系统。VPX是指用于航空航天、国防和工业应用中的一种坚固、高性能的嵌入式计算标准（VITA 46）。
AMD的MoP解决方案专为长生命周期和工业级环境而构建，提供15年以上的支持，以帮助降低设计风险，并保护产品路线图免受HBM较短的、由数据中心驱动的更新周期的影响。“目标应用揭示了AMD看到需求涌现的地方。
具身智能系统需要以极低的延迟对传感器数据进行本地处理。网络平台需要更大的数据包缓冲区和更快的数据移动。雷达和电子战系统需要实时处理大型数据集。
专业视频系统需要大量的图像缓冲和AI辅助增强。测试与测量设备需要捕获并分析日益庞大的数据流。每种工作负载在受限的物理空间内运行的同时，都对内存带宽和内存容量施加了压力，”佩迪说。AMD Versal Premium第二代MoP器件将于2026年底开始提供样品，预计将于明年下半年开始量产出货。
还有更多封装
其他公司最近也推出了新的高端内存封装技术，包括高带宽闪存（HBF）和Z-Angle内存（ZAM）。SK海力士和闪迪（Sandisk）正在推动HBF。两家公司都已启动了HBF的标准化进程。与此同时，软银（SoftBank）的子公司SAIMEMORY最近与英特尔签署了一项合作协议。两家公司计划将ZAM商业化，这是一种旨在实现高容量、高带宽和低功耗的下一代内存技术。
https://marklapedus.substack.com/p/amd-qualcomm-debut-new-packaging
（来源：marklapedus. ）
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4457内容，欢迎关注。
加星标⭐️第一时间看推送
求推荐
热门跟贴