如今，AI 时代的算力竞赛，本质上正一步步演变为互连架构的效率之争。随着 GPU 与 XPU 算力的飙升，传统铜缆在传输距离、带宽密度与功耗上的物理极限日益凸显，“光互连”顺理成章地成为了破局的关键路径。
回顾发展历程，光学技术正经历一场深刻的位置跃迁：第一阶段是位于数据中心机架间的最外层网络连接（传统可插拔光模块）；第二阶段是进入机架内部与板卡级的芯片间互连；第三阶段将步入CPO（光电共封）时代，光引擎与交换 ASIC、技术片通过先进封装紧密结合，“光”正式深入到计算系统内部的核心I/O。
根据麦肯锡预测，到2029年，87%的超大规模数据中心光收发器将运行在800Gb/s或更高速率，1.6Tb/s和3.2Tb/s也在加速到来。从800G、1.6T到CPO，光离计算核心越近，电信号在PCB板上的衰减风险就越低，但电子域与光学域的边界也在变得日趋模糊，两者相互交织，使系统协同设计的复杂度呈指数级上升。
行业竞争的焦点，正在由单点器件性能转向能否在流片和封装之前，精准预测完整电—光—电（EOE）系统的真实表现。
光电融合，引发四重产业链重构
光学向芯片内核的不断靠近，不仅改变了光模块的技术形态，更在重新划分系统厂商、芯片巨头、晶圆代工厂与光器件厂商的产业边界。
第一重：系统厂商开始直接定义光互连
过去是交换芯片厂商提供SerDes、光模块厂商完成电光转换。进入CPO后，这种接力式分工开始发生变化。
光引擎需要与交换ASIC共同定义；调制器和探测器需要适配芯片SerDes；激光器功率需要匹配完整链路预算；封装必须同时处理电信号、光纤连接和热管理。任何一个环节的变化，都可能影响整个系统的带宽、功耗和可靠性。
光互连由一个相对独立的通信部件，逐渐成为AI计算平台整体架构的一部分。因此，NVIDIA、Broadcom等平台和芯片巨头不再只是采购标准光模块，而是开始直接定义光引擎、SerDes、激光器、光纤接口和封装架构。例如，NVIDIA将Spectrum-X Ethernet Photonics作为Vera Rubin平台互连体系的重要组成部分，并宣称其CPO方案相较传统收发器网络可显著改善功耗效率和运行时间；Broadcom的Tomahawk 6 Davisson则将102.4Tb/s交换能力与第三代CPO技术结合。
第二重：晶圆代工与先进封装开始成为核心参与者
当光学停留在可插拔模块中时，竞争重点主要是DSP、激光器、调制器、探测器和模块组装；但当光引擎进入芯片封装后，CPO需要解决的不只是硅光器件制造，还包括光子芯片PIC与电子芯片EIC的集成、已知良品裸片筛选、晶圆级测试、光纤耦合、TSV、硅中介层以及ASIC与光引擎之间的热耦合。
硅光正在由一项器件技术，演变为与先进封装和HPC芯片深度结合的平台能力。因此，台积电、格芯、Tower Semiconductor 等代工厂纷纷布局硅光（SiPho）与光电协同封装平台，先进封装成为光电集成的关键载体。
台积电正在推进COUPE光子引擎，并计划于2026年开始生产将COUPE集成于封装基板的CPO方案。台积电称，与位于电路板上的可插拔版本相比，光引擎进入封装可带来更高功耗效率和更低延迟。
格芯则在2026年推出SCALE CPO平台，将硅光器件、CWDM/DWDM、TSV以及2.5D、3D集成能力组合起来，面向AI Scale-up光互连。其平台不仅提供微环调制器、探测器等光子器件，也强调光纤可维护性和已知良品裸片测试。
Tower Semiconductor选择从高产能硅光代工和高速器件能力切入。2026年3月，Tower与Coherent演示了采用量产级硅光工艺制造的400Gb/s单通道硅调制器，目标指向3.2T光收发器及CPO应用。
第三重：上游光源和光学产能成为战略资源
随着光学连接在AI基础设施中的占比上升，作为光互连的“心脏”，高性能激光器与光源器件备受瞩目，开始成为需要提前锁定的关键资源。
2026年3月，英伟达分别宣布向Lumentum和Coherent投资20亿美元，并与两家公司达成多年期战略和采购协议。相关安排不仅涉及技术研发，还包括激光器和光学网络产品的未来产能、供应保障及美国制造能力扩张。
AI基础设施厂商所争夺的不仅是GPU和HBM产能，也开始向激光器、光学器件、光纤连接和封装能力延伸。特别是在外置激光源等CPO架构中，激光器的功率、可靠性、寿命、散热和可维护性会直接决定整个光互联系统的运行表现。光源企业由传统零部件供应商，逐渐转变为AI系统架构的重要合作伙伴。
第四重：光子器件与材料路线继续分化
当下，光电融合材料与器件路线尚未收敛。
硅光微环调制器面积小、密度高，适合WDM和高集成度系统，但对温度和制造偏差较为敏感；硅基马赫—曾德尔调制器相对成熟、带宽较宽，却需要在面积、损耗和驱动功耗之间平衡。与此同时，薄膜铌酸锂、InP、硅有机混合以及等离激元等技术也在寻找进入下一代光互连的机会。
为了追求更高的调制速率与更低功耗，行业不断探索新型材料。2026年4月，Marvell收购Polariton Technologies，将基于等离激元（Plasmonic）的高速、低功耗调制技术纳入其硅光和光DSP技术组合，面向3.2T及更高速率的相干和光互连平台。Marvell认为，等离激元有望提升器件密度、调制速度和每比特能效。
系统级竞赛，倒逼EDA与仿真工具革命
面对这场由“光”引发的芯片产业洗牌，工程师如何在制造实物之前，更准确地预测复杂系统的运行表现？
从800G到1.6T，从可插拔光模块到LPO和CPO，行业变化的表象是光学器件距离交换芯片越来越近；更深层的变化，则是电子、光子、封装和系统之间的工程边界正在消失。
过去，电子和光子通常由不同团队分别完成：高速电路团队负责SerDes、驱动器和接收电路；光子团队负责波导、调制器、耦合器和PIC；封装团队处理互连与散热；系统团队最后将各部分拼接起来，计算链路预算和误码率。
当光学器件进入交换芯片封装，并进一步向CPU、GPU和高速SerDes的I/O连接延伸，设计对象就从单个器件，变成了包含电子、光子、封装、热、制造偏差和完整通信链路的复杂系统。
下一阶段光电设计工具的竞争，不会只围绕某一种求解器的精度展开，而会集中在几个更系统的问题上：能否在同一工作流程中连接电、光和数字算法；能否覆盖器件、电路、封装和完整链路；能否让仿真模型与晶圆厂PDK和真实测量结果保持一致；以及能否利用AI自动完成建模、参数搜索和设计优化。
是德科技的破局逻辑：从软件仿真到硬件闭环
作为测试测量与设计软件领域的领头羊，是德科技（Keysight）近年来的布局正是这一工程变革的生动缩影。
8月18日，是德科技将在上海举行 Keysight Design Engineering Summit 2026（KDES 2026 全球首站）。大会特别设置了四大分会场、30余场技术演讲和20余个技术展台，并围绕“EDA与AI融合”、“电子与光子协同设计”以及“工程与多物理场仿真”三大关键路径发布重磅新产品及工程工作流，为全行业提供突破物理极限的底层解法。
在软件层面，是德科技通过并购快速补齐光领域的能力。
2025年10月，是德科技完成对原Synopsys Optical Solutions Group的收购，获得行业标杆级的 RSoft等光子与光学设计工具，RSoft可以处理波导、光栅、调制器、激光器等器件的电磁和光场仿真，强化了器件级与组件级的仿真能力；2026年6月，完成对VPIphotonics的收购，将其强大的光传输系统与网络仿真能力纳入囊中。
基于这些深度的技术整合，是德科技在其旗舰级EDA软件ADS 2026中，是德科技推出了突破性的端到端“电-光-电（EOE）”仿真解决方案，结合Keysight Photonic Designer与高速数字工作流程，成功打通了从芯片、电路、光子器件到完整光链路的统一协同设计。
而新发布的ADS 2027新增VCSEL、APD以及激光器模型，进一步增强光学探测能力、仿真稳健性和Foundry流程支持，为PIC、CPO以及高速光通信系统开发提供更完整的设计平台。
硬件层，围绕光电融合，是德科技也在不断突破测量极限。
早在今年3月份，是德科技还推出了N4378A光波元件分析仪，可在1310nm和1550nm波长下，对电—光和光—电器件进行最高220GHz的全校准S参数测量，目标应用包括1.6T和3.2T光收发器件。
至此，是德科技试图形成的闭环已经比较清晰：从RSoft器件级物理仿真，到Photonic Designer的PIC电路与版图，再到VPIphotonics的完整系统链路分析，最后通过光波元件分析仪、示波器、误码仪和网络仿真平台进行真实验证。是德科技正在形成一条由测量能力驱动、覆盖光子器件、PIC电路、电—光—电系统、光模块、互连组件乃至AI网络的完整工程链路。
也因此，是德科技在光电融合时代练就了三项差异化能力：
第一，解决复杂的系统性问题。是德科技的ADS 2027的EOE能力能够将高速SerDes数字通道与PIC行为放在同一仿真流程中，分析跨电学和光学领域才会暴露的问题。VPIphotonics的加入则进一步把分析范围由单个光子电路扩展到完整链路和系统行为。
第二，让设计结果更加精准、可预测。真实光链路中同时存在电噪声、光噪声、调制器偏置变化、非线性效应、多波长干扰和器件制造偏差。如果电子与光学分别建模，单个领域的结果可能都“正确”，组合后却无法反映完整系统。端到端仿真能够把这些因素放到相同运行条件下分析，在进入原型和流片阶段前，更早识别信号完整性、眼图和误码风险。
第三，形成仿真与硬件测量的闭环。与主要从软件端切入的设计工具厂商相比，是德科技长期积累了高速数字、示波器、误码测试和光电测量能力。VPI Optical Link与是德科技高速数字工具及测试仪器相连接，使仿真结果能够与台架测量对应。工程师可以通过硬件测量验证和修正模型，再将经过校准的模型带回设计流程，从而更早发现问题，并减少原型迭代。
上述能力，也将在8月18日上海举行的KDES 2026上进一步展开。大会将通过新品发布、技术演讲和现场演示，呈现EDA与AI、光电协同设计及多物理场仿真如何进入真实工程流程。
最后
纵观半导体与通信产业的发展史，每一次物理瓶颈的突破，往往都伴随着工程范式的深刻变革。
当摩尔定律的边际效应递减，光电融合不再只是可选项，而是 AI 算力基础设施继续向上攀升的必选项。当“光”不断靠近计算核心，工程设计也必须从“把产品做出来”，走向“在产品诞生之前，提前知道它将如何运行”。
产业洗牌大幕已启，跨领域系统级预测能力，正成为芯片厂商、系统巨头与封装代工厂冲破风暴、赢在未来的重筹。
在这场爆发前夜的博弈中，如何通过软件协同与硬件闭环提前锁定确定性？行业或许能在8月18日 KDES 2026（是德科技设计工程峰会）上找到一些答案。
点击下方图片即可报名
热门跟贴