CPO 正在从数据中心网络进一步向 AI 芯片内部延伸。
8 月 19 日，SK 海力士联合弗吉尼亚大学、麻省理工学院、南洋理工大学等机构研究人员，在 Nature Electronics 发表综述论文《用于高性能计算和人工智能的共封装光学》，系统梳理共封装光学（CPO）在高性能计算与 AI 中的发展路径，并给出一条更长期的路线：将光互连一直推进到内存接口。
这也是这篇论文最值得关注的地方。目前，CPO 主要用于芯片之间的高速互连。在传统方案中，需要先用电信号把数据从芯片传到设备边缘的光模块，再转换成光信号传输；CPO 则把光学器件直接放到芯片附近，尽量缩短高速电信号的传输距离，从而降低功耗，并提高带宽。
而 SK 海力士提出的下一步，是继续把这条光路向内推进。
论文提出了一种“以光为中心”（optics-centric）的系统架构：进一步把光链路延伸到 AI 加速器和内存之间。在这种架构下，GPU 等计算芯片可以通过光子中介层连接更大的内存池，多个 AI 加速器也有机会共享这些内存资源，而不必各自绑定固定数量的内存。这样既能缓解封装空间和电气接口数量带来的限制，也能提高内存资源的利用效率。
SK 海力士给出的长期目标，是让这类架构实现单节点超过 100 Tb/s 的带宽、低于 1 pJ/bit 的能耗，以及低于 10 纳秒的芯片间延迟。
HBM 解决了一个瓶颈，又出现了新的
SK 海力士此时把目光从 HBM（高带宽内存）转向光互连，首先与 AI 计算系统正在发生的变化有关。
过去几年，HBM 成为 AI 芯片最重要的性能增量之一。通过把多层 DRAM 堆叠在 GPU 附近，HBM 大幅提高了处理器与内存之间的数据交换速度，使 GPU 不至于因为等待数据而长期闲置。
但随着 AI 集群从几十颗 GPU 扩展到数千乃至更多 GPU，问题开始从一颗芯片内部转移到芯片与芯片、服务器与服务器之间。SK 海力士援引的数据是，计算吞吐能力大约每两年提高 3 倍，但同期互连带宽只提高约 1.4 倍。算力增长与数据搬运能力之间的差距，逐渐形成新的“带宽墙”。
问题主要来自传统铜互连的物理限制。电信号在很短的距离内依然便宜而有效，但随着速率和距离继续增加，信号损耗、功耗和干扰也会快速上升，需要加入更复杂的均衡、重定时等电路。光信号则更适合高速、长距离传输，因此产业近年来一直试图把电光转换的位置不断向计算芯片靠近。CPO 正是这一过程的结果。
这一趋势已经开始进入商业部署，例如 NVIDIA 的 Spectrum-X Ethernet Photonics 将硅光组件直接与交换 ASIC（负责网络数据交换的专用芯片）共同封装。其 CPO 网络产品已经随 Vera Rubin 平台进入量产。NVIDIA 希望通过减少可插拔光模块和高速电链路，降低网络功耗，并最终支持百万 GPU 规模的 AI 集群。
也就是说，目前 CPO 主要解决的是大规模 GPU 集群之间如何高速传输数据；SK 海力士现在讨论的下一阶段，则开始进入处理器如何访问内存。
内存从芯片组件变成系统资源
而这背后的潜在影响，不只是提高 GPU 与内存之间的数据传输速度，更重要的是，它可能改变 AI 系统组织内存资源的方式。
今天 GPU 与 HBM 仍然高度绑定。一颗 GPU 能够获得多少高速内存，很大程度上取决于封装周围能够容纳多少 HBM 堆栈，以及封装面积、I/O 数量和功耗允许它连接多少内存。扩大内存容量，意味着同时增加封装复杂度和成本。
如果未来光互连可以真正进入内存接口，计算与内存之间的物理距离限制就有可能被放宽。多个 AI 加速器可以共同访问更大的内存资源池，使计算和内存资源的配置更加灵活。对于越来越依赖大容量 KV Cache、模型参数和上下文数据的 AI 推理，这种架构尤其具有吸引力。
HBM 不会因此被取代，更可能发生的是内存层级的进一步分化：距离 GPU 最近的位置继续由 HBM 提供最高带宽，其他更大容量的内存和存储资源则通过新的互连接口进入系统，再由软件和控制器统一调度。
这与 SK 海力士最近的动作也有呼应。今年 8 月，公司刚刚与 Sandisk 公布首个 HBF（High Bandwidth Flash）开放标准，希望在 HBM 与 SSD 之间增加一个容量更大、速度更高的新层级，并明确提出“Tiered Memory”架构：不再依赖单一内存解决所有问题，而是将不同速度、容量和成本的存储资源组合成一个系统。
从 HBM、HBF 到 CXL，再到如今将 CPO 推向内存接口，我们可以看到一个越来越明确的方向：SK 海力士希望竞争的不只是下一代 HBM，而是下一代 AI 系统如何组织和调用内存。
SK 海力士 AI 基础设施团队负责人 Seunghoon Hong 也在此次论文发布时明确表示，存储厂商正在从单纯提供组件，转向通过 CPO 等技术帮助客户提高整个系统竞争力。
一旦光互连真正进入内存层，存储厂商需要同时参与控制器、先进封装、光子器件、互连协议乃至系统架构的协同设计。过去围绕“带宽、容量、堆叠层数”的 HBM 竞争，也会越来越多地变成系统级竞争。
不过，这条路线离大规模落地仍有相当距离。论文特别提到，低功耗光子器件、内存一致性协议、系统可靠性以及制造成本都需要继续解决。尤其当光学器件被放到高功耗 GPU 和 HBM 附近，散热、激光器可靠性和封装良率都会比传统光模块更难处理。
CPO 继续扩张，上游材料也开始承压
当 CPO 向内存接口延伸，还有一个更上游的影响。
目前不同 CPO 技术路线并不完全相同，但磷化铟（InP）仍是高性能光源的重要材料之一。Coherent 今年展示的一套 CPO 方案，就是将硅光 CPO 与采用高功率 InP 连续波激光器的外置光源结合；公司同时表示，InP 仍是下一代数据中心激光器、调制器和探测器的重要材料。
AI 光互连快速扩张已经推动厂商增加相关产能。Coherent 正在扩大美国得州 6 英寸 InP 产线，Lumentum 今年也宣布在北卡罗来纳州建设新的 InP 器件工厂。
而这一产业链又与中国密切相关。根据美国地质调查局 2026 年数据，2025 年全球精炼铟产量约为 1,100 吨，其中中国约为 760 吨，占比接近 70%。
2025 年 2 月，中国商务部、海关总署又正式将磷化铟、三甲基铟和三乙基铟等铟相关物项纳入出口管制，相关产品出口需要申请许可。这一限制已经对部分供应商产生实际影响。美国磷化铟衬底厂商 AXT 在监管文件中表示，其中国子公司北京通美生产的 InP 衬底出口需要获得许可证，并将出口许可称为目前面临的主要挑战之一；2025 年第四季度，公司也曾因获批许可证数量低于预期而下调收入预期。
如果 CPO 未来真的从交换芯片和 GPU 互联继续深入内存系统，需要光连接的数据路径将进一步增加。届时，围绕激光器、磷化铟晶圆以及其他光子材料的产能竞争，也可能随着 CPO 的边界一起向上游扩散。
1.https://www.nature.com/articles/s41928-026-01681-6
2.https://news.skhynix.com/en/cpo-in-nature-electronics/
3.https://www.nvidia.com/en-us/networking/products/silicon-photonics/
4.https://www.coherent.com/news/press-releases/coherent-co-packaged-optics-cpo-technologies-ofc-2026
5.https://pubs.usgs.gov/periodicals/mcs2026/mcs2026.pdf
6.https://www.mofcom.gov.cn/zfxxgk/gkml/art/2025/art_084ded0609404b2d81c746b31c9a03a6.html
7.https://www.sec.gov/Archives/edgar/data/1051627/000143774925020087/axti20250611_8k.html
运营/排版：何晨龙
注：封面/首图由 AI 辅助生成
热门跟贴