模拟版图自动化一直有个尴尬:第一版版图越来越容易生成,真正耗人的工作却常常从这时才开始。
布局布线完成后,工程师还要做寄生提取和后仿真。增益、单位增益带宽、共模抑制比或相位裕度没到目标,就回头调整器件位置、对称约束、关键网络的布线优先级和线宽,再跑一轮。版图生成器解决了“先给出一个结果”,却没有稳定接管“根据电性能反馈继续收敛”。
得州大学奥斯汀分校团队在 2026 年 8 月提交的论文中,尝试补上这段反馈链。论文提出 Simulation-Aware ICPI:用多智能体读取结构化版图状态,把寄生提取与后仿真反馈转换成下一轮布局参数,在数十轮搜索中积累针对当前电路的经验。
这个工作的亮点与 agent 数量无关。它把 AI 的动作限制在版图生成器已经暴露的工程参数上,再让昂贵的后仿真承担评价任务。作者在两个 OTA 上报告了优于固定启发式、贝叶斯优化和去除跨轮记忆版本的结果。不过,这仍是作者实验:两个电路、特定工具链、特定 FoM,也没有客户部署、sign-off、流片或硅后数据。
生成器缺的那一环,为什么难补
模拟版图对几何关系极其敏感。差分对是否匹配,关键网络绕线多长,线宽改变后寄生电阻和寄生电容如何变化,都会回到电路性能上。问题在于,这些关系很难被一个简单的解析目标完全表达。
传统自动布局布线通常优化线长、拥塞、对称等代理目标。代理目标适合快速搜索,却无法完整代表后仿真中的增益、带宽、CMRR 和稳定性。一个布局可以几何合法、LVS-clean,电性能仍然可能失效。论文甚至观察到,BO 的部分候选能通过几何与 LVS 检查,却因寄生过大,环路增益无法达到单位增益点,FoM 被记为零。
这也解释了为什么模拟版图仍高度依赖经验。工程师看到的不只是一个失败分数,还会结合电路拓扑判断:当前问题更可能来自匹配、关键网络寄生、器件相对位置,还是布线资源冲突。下一步往往只动一类参数,方便判断因果,再通过后仿真确认方向。
黑盒优化能搜索参数,但后仿真太贵。论文指出,模拟电路尺寸优化中的 BO 往往需要数百到数千次评估,而版图层每个候选还要经历布局布线、寄生提取和后仿真,预算通常只能压到数十次。如何让每一次仿真都留下可复用的信息,成了比“把搜索器换成 LLM”更具体的问题。
四个角色,围着一份版图状态工作
ICPI 没有让 LLM 直接编辑 GDS 多边形,也没有把版图截图丢给视觉模型。论文把当前版图压缩成 layout state,也就是“结构化版图状态”:连接关系、子电路归属、器件坐标与边界框、当前优化参数、寄生摘要,以及轮次中可用的后仿真结果。
这份状态让模型能回答三个问题:当前版图是什么样,电性能发生了什么,哪些参数产生了这个结果。
在此基础上,框架设置了四个角色。
Analyzer 只在循环开始前运行一次。它读取结构化网表,把电路拆成级和功能块,标出可能对失配或寄生敏感的器件与网络,并给出候选对称关系和重要性提示。这一步相当于用电路先验缩小搜索范围。
Supervisor 负责每轮选方向。它查看最新状态、Analyzer 提示和历史设计日志,每轮只选一个参数家族,例如网络权重、布局偏置、对称约束、布线优先级或线宽。一次只动一类参数,降低了结果归因的难度。
Executor 把高层目标翻译成具体参数更新,然后调用版图生成器。如果对称约束过强导致合法化(legalization)失败,或线宽设置过激导致布线失败,它会根据日志回退到更安全的值,再尝试生成合法版图。
Reflector 在每轮结束后记录:改了什么、寄生和性能如何变化、这次尝试为什么有帮助或有害。记录进入设计日志(design journal),下一轮会被检索使用。论文所说的 in-context policy improvement,即“上下文内策略改进”,指提示词、结构化状态和检索记忆在上下文中更新;GPT-5 的模型权重没有训练或微调。
整个机制可以压缩成一条链:结构化状态进入 Supervisor,Executor 修改生成器参数,生成器给出版图,寄生提取和选定轮次的后仿真返回反馈,Reflector 再把经验写回设计日志。AI 控制的是搜索策略,电性能结论仍来自 EDA 工具。
五类参数,把“建议”变成可执行动作
不少 EDA 智能体停在自然语言层:模型能说“加强匹配”或“优化关键网络”,却没有明确接口把建议落实到工具。ICPI 的动作空间更接近工程控制面。
网络权重会改变选定网络在布局目标中的重要性;布局偏置推动特定器件向指定方向移动;对称约束在布局与合法化中强制匹配关系;布线优先级让关键网络更早获得资源;线宽则在寄生电阻、电容和可布通性之间做权衡。
这些动作仍然有限。论文底层使用源自 MAGICAL 的布局布线内核,并增加了 PDK 支持和参数接口,原有优化算法保持不变。智能体没有发明新的布局算法,也没有自由改写全部几何。它更像一个会看仿真反馈的调参层,包在成熟生成器外面。
限制动作空间有两面性。好处是每次修改能执行、能回滚、能追踪;代价是最终能力上限受制于生成器暴露了哪些旋钮。论文当前没有把面积作为显式控制参数,FoM 也只围绕 Gain、UGB、CMRR 和 PM 构建,因此“电性能更好”不能自动推导为面积、功耗、噪声、失调和良率都更优。
31 个候选背后,仿真账要分开算
论文在两个 OTA 上做实验。OTA1 是 65nm 两级 Miller 补偿运放,OTA2 是 40nm 带共模反馈的全差分运放。每个候选都用 Siemens Calibre 做寄生提取,并在 Cadence Virtuoso 中用 Spectre 做后仿真。四个角色共用 GPT-5 骨干模型,通过不同提示词分工。
完整 ICPI 每个设计运行 30 轮,加上初始候选,共产生 31 个候选和 31 次寄生提取。后仿真每三轮执行一次,总计 11 次。BO 也搜索 31 个候选,但每轮都需要目标值,因此做了 31 次后仿真。
这个差异很关键。论文确实让 ICPI 在更少的后仿真次数下得到更高 FoM,说明结构化状态和跨轮记忆可能提高昂贵评价的利用率。但两者采用了不同的后仿真预算。更准确的说法是:候选跨度相同,反馈调度不同;ICPI 用寄生摘要填充中间轮次,再周期性获取完整电性能。
结果上,OTA1 的 FoM 从固定启发式的 0.869、BO 的 0.979,提高到完整 ICPI 的 1.104。OTA2 中,完整 ICPI 的 FoM 为 1.038,高于固定启发式的 0.696 和 BO 的 0.880,并在作者定义的 Gain、UGB、CMRR、PM 四项目标上全部达标。
面积结果没有一边倒。OTA1 的 ICPI 面积为 4031.4 μm²,与 BO 的 4036.9 μm²接近,但大于启发式的 3592.9 μm²;OTA2 的 ICPI 面积为 6468.2 μm²,小于启发式的 7080.0 μm²和 BO 的 8857.3 μm²。由于面积没有进入优化目标,这些数字应该单独看,不能把 FoM 提升包装成全面 PPA 改善。
消融实验还提供了另一个线索。去掉设计日志和跨轮反思后,OTA1、OTA2 的 FoM 分别为 1.003 和 0.868,均低于完整 ICPI。这支持“跨轮经验有贡献”的作者判断,但样本只有两个设计,还不足以证明同一机制能稳定迁移到更多拓扑、更多工艺节点和更大参数空间。
从论文结果到工程导入,还隔着三层证据
评价这类框架,可以用三层证据来拆。
第一层是搜索预算。候选数量、寄生提取次数和完整后仿真次数必须分开披露。只说“数十次迭代”没有意义,因为一次参数更新、一次 PEX 和一次 Spectre 仿真的成本并不相同。论文在这方面给出了较清楚的账:ICPI 是 31 次 PEX 加 11 次后仿真,智能体编排约占保守总时间下界的 16% 以内。
第二层是结果质量。几何合法、DRC、LVS、后仿真目标、PVT corners、Monte Carlo、面积、功耗与良率各自回答不同问题。论文报告最终保留的版图为 LVS-clean、可运行并满足部分或全部电性能目标,但没有给出完整 sign-off 证据,也没有报告 PVT、Monte Carlo、流片和硅后数据。
第三层是工程可复现性。作者公开了一个不含 PDK 的演示,仓库明确说明它使用手工构造的合成 OTA 评价器,不包含真实版图生成器或真实仿真器。这个演示能证明智能体循环、设计日志、反思机制和接口形状可以运行,却不能复现论文中 Calibre、Spectre 与真实 PDK 的结果。
因此,团队评估类似方案时,应该继续追问:能否接入自己的 PDK 与版图生成器;参数接口覆盖哪些关键控制;失败回退是否可审计;不同 corner 和 Monte Carlo 能否进入反馈;换拓扑后 Analyzer 的先验是否仍有效;最终由谁确认约束、签核结果和异常回退。
这类能力进入企业研发环境,还需要把专业模型、企业知识、EDA 工具调用和流程编排接到同一条可审计链路里,并保留清晰的人工 review 节点。单次演示跑通,只能算起点。
模拟版图 Agent 的门槛正在换位置
过去判断模拟版图 AI,常问它能不能从网表生成 GDS。ICPI 展示了另一条更接近工程现场的路线:先让生成器稳定产生候选,再让智能体围绕有限、可解释的参数行动,用 PEX 和后仿真反馈更新搜索策略。
这条路线的难点也很清楚。状态表示要足够紧凑,又不能丢掉拓扑与几何关系;每轮动作要能被工具执行、失败后能回滚;设计日志要留下可追溯的工程经验;后仿真预算还要花在最有信息量的轮次上。多智能体提供的是组织形式,接口、反馈和证据链才决定它能走多远。
论文在两个 OTA 上把这条链跑通,并给出了有价值的早期结果。它还没有把模拟版图自动化送到 sign-off,更没有证明客户部署、流片或量产。现阶段更稳妥的判断是:模拟版图生成之后的“仿真反馈回写”,正在成为 Agentic EDA 值得争夺的新控制面。
作者:麒芯
免责声明:本文基于公开论文与作者仓库资料进行行业分析。文中性能数字均为作者在两个 OTA 和特定工具设置下的实验结果,不代表第三方复现、客户部署、sign-off、流片或量产结论。
参考资料:
1. arXiv:《Simulation-Aware In-Context Policy Improvement for LLM-Aided Analog Layout Refinement》
2. GitHub:《ICLAD2026-demo-sim-aware-in-context》
3. IEEE CICC:《MAGICAL 1.0: An Open-Source Fully-Automated AMS Layout Synthesis Framework Verified With a 40-nm 1GS/s ΣΔ ADC》
热门跟贴