2026年，存算一体赛道的节奏骤然加快。8月24日，小米发布玄戒O100高带宽AI加速芯片，采用6nm工艺与3D晶圆级堆叠，近存计算带宽达1.22TB/s，正式加入存算一体战局。再往前，8月中旬，成立仅两年多的谦合益邦完成超20亿元B轮融资，同时披露其4层3D DRAM堆叠存算一体芯片成功回片点亮；皓泽科技发布面向端侧AI的VVT300 SoC，计划年内量产出货。更早前的7月13日，东方算芯率先发布全球首颗软件定义近存计算3D芯片DF1000，基于14nm制程实现520 TFLOPS算力，目前已进入量产交付阶段。
融资、流片、点亮、量产、交付，这些原本属于不同阶段的关键词，开始密集出现在同一个赛道。IIM信息数据显示，2025年全球存算一体市场规模已达到48.7亿美元，同比增长超过六成，预计到2030年将增长至312.5亿美元。一个关键的变化是：存算一体正从“技术可行”走向“产品可用”。过去，一篇论文、一次IP验证，就足以证明一条技术路线的价值；如今，量产落地、规模部署、被消费者真实感知，才是新的门槛。
同样叫存算一体，区别在哪？
首先需要厘清的是，“存算一体”并不是一种单一技术。它更像一个共同的方向：让计算进一步靠近数据，从而减少传统冯·诺依曼架构中大量的数据搬运和功耗开销。但“靠近”可以发生在不同位置。从广义上看，近存计算（Processing Near Memory，PNM）、存内处理（Processing-in-Memory，PIM）和存内计算（Compute-in-Memory，CIM），都属于这一方向。PNM更多是在存储器附近增加计算能力；PIM则进一步将处理能力放入存储系统内部；CIM则更进一步，让计算直接发生在存储阵列中。
它们解决的是同一个问题，但产业基础并不相同。PNM和PIM通常与DRAM、HBM等存储制造体系深度绑定，因此三星、SK海力士等存储巨头具有天然优势；CIM则更多发生在芯片设计层面，SRAM、NOR Flash以及RRAM、MRAM等不同介质都可以成为计算阵列的一部分，因此吸引了大量AI芯片创业公司进入。
但即使只讨论CIM，当前行业的技术选择，也至少涉及三个维度。第一个维度，是数据存在哪里。SRAM、DRAM、NOR Flash等成熟存储介质，以及RRAM、MRAM等新型非易失性存储器，都可以成为存算一体的基础。不同介质决定了不同的能力边界：SRAM速度快、工艺成熟，但容量和面积效率有限；NOR Flash适合低功耗场景；DRAM具有更大的容量基础；RRAM、MRAM等则拥有非易失、高密度等潜力，但在器件一致性、可靠性和制造成熟度上仍需要持续验证。
从市场占比来看，2025年全球存算一体处理器芯片出货量突破8.9亿颗，其中基于SRAM架构的产品占比54%，RRAM与Flash架构产品分别占28%和15%，新型忆阻器架构开始进入小批量验证阶段，2026年预计出货量可达1200万颗。
第二个维度，是计算如何完成。模拟、数字以及数模混合，是三种不同的实现方式。模拟计算通常能够获得更高的能效，但需要处理精度、噪声和工艺波动等问题；数字计算在精度和鲁棒性上更有优势，也更容易支持复杂模型和通用计算，但需要在面积和能效之间重新权衡。2025年，数字存算方案以55.3%的份额主导全球市场（约21.3亿美元），模拟存算凭借端侧能效优势占据27.8%，数模混合方案占16.9%，预计2026年将升至30.5%。
第三个维度，则是芯片如何集成。二维和3D并不是与SRAM、RRAM、模拟计算并列的技术路线，而是另一个层面的架构选择。二维仍然是当前大多数产品采用的方式，而近两年快速升温的3D技术，则通过垂直堆叠进一步缩短不同存储层级之间的距离。这里容易产生一个误解，即把3D堆叠等同于存算一体。3D解决的是芯片如何在垂直方向进行集成；存算一体解决的是计算如何进一步靠近数据，两者属于不同维度的技术选择。只有当存内计算或近存计算能力，与3D堆叠技术结合，才形成3D CIM、3D PIM等具体方向。
因此，如果把SRAM、RRAM、模拟计算和3D简单并列成几条“存算一体路线”，其实会混淆不同层面的技术概念。实际上，它们解决的是不同层面的问题。而这些技术选择最终会落到同一个问题上：谁更容易走出实验室，真正进入市场？
进入产业化，先过三道槛
从1969年学术界提出概念，到2012年深度学习引发硬件瓶颈觉醒，再到2020年前后产业界正式介入芯片级研发，存算一体走过了漫长的孕育期。真正的产业化转折，发生在2024至2026年这三年间。但“进入产业化”不是一句笼统的判断，而是有相对明确的标准，可以收敛为两点。第一，这项技术能否为芯片带来客户能感知到的差异化硬件指标，比如在同等功耗下提供更高的算力、部署更大的模型，这是技术获得市场准入的基本条件。第二，集成了这项技术的芯片能否实现大规模量产，这里面涉及大量工程上的难点，比如制造过程中工艺、电压、温度等因素带来的偏差，都需要逐一克服。
要做到这两点，中间横亘着三道门槛。第一道，是工程化。产业化过程中最重要的两个技术证明，一是证明这项技术确实能够带来传统架构难以提供的性能或能效优势；二是证明这种优势可以在不同芯片、不同批次和不同环境下稳定复制。在实际工程中，性能优势可以在一次流片中得到验证，但稳定复制意味着同一颗芯片必须在不同电压、温度、工艺偏差和长时间运行下，始终给出接近一致的结果；模拟计算中的噪声、器件老化带来的漂移、存储阵列在不同批次间的细微差异，都会让“能算”和“每一颗都能算好”之间出现距离。不解决这些，芯片就只能停留在样片和Demo阶段。
第二道门槛，是软件工具链。芯片架构发生变化之后，模型并不会自动运行在新的硬件上。算子如何拆分和映射、模型如何编译、量化如何进行、不同模型如何快速适配，都会影响硬件能力最终能够释放多少。目前，行业已经出现开源工具链和自动化设计工具，但整体上仍面临设计自动化不足、编译器生态碎片化、软件与硬件深度绑定形成“孤岛”等问题，距离成熟、统一的产业生态尚有较大距离。这意味着，当存算一体开始进入大模型应用之后，软件能力可能会成为新的竞争壁垒。谁能够更快支持新的模型和算子，谁能够降低客户的部署门槛，谁就更有可能把芯片从少数专业用户手中推向更广泛的市场。
后摩智能在M50上的实践，正是沿着这一思路向前推进。其自研软件栈后摩大道兼容PyTorch、TensorFlow等主流框架，免去手动适配的繁琐流程，让模型迁移成本大幅降低。这种“硬件+软件”双轮驱动的打法，正在成为存算一体赛道头部玩家的标配。
第三道门槛，是生态与量产验证。芯片从点亮到量产，中间隔着良率、封装、测试、供应链管理等一系列工程问题。一颗芯片在实验室里跑通，和在产线上稳定产出百万颗，是完全不同的两件事。目前，后摩智能的存算一体芯片后摩漫界M50已经完成量产，在Agent Computer、智能终端、陪伴机器人等实际产品规模化落地；知存科技的存算一体芯片则已经在可穿戴等终端实现千万级出货。这些案例证明，存算一体并非停留在纸面上的概念，而是已经具备规模化交付能力的现实产品。
技术路线的讨论还在继续，交付能力已经提前开始筛选参与者。在48.7亿美元的市场规模背后，真正决定谁能留在牌桌上的，不是论文数量，而是量产交付的硬实力。当小米、谦合益邦、皓泽科技、东方算芯等玩家纷纷亮出量产时间表，存算一体的产业化时刻已经到来——而这场竞赛的裁判，是市场和客户。
热门跟贴