三星电子将采用台积电3nm工艺为英伟达生产NVHBM基底芯片仅NVHBM项目适用，系其首次在HBM基底芯片晶圆制造环节与台积电合作，标准HBM产品仍维持自产据韩国《首尔经济日报》10月18日报道，三星电子已决定采用台积电3纳米（N3P）工艺，为英伟达下一代定制高带宽内存（HBM）产品NVHBM生产基底芯片（Base Die）。这是三星电子首次在HBM基底芯片晶圆制造环节与晶圆代工领域的竞争对手台积电展开合作，意味着其长期沿用的一体化自产模式出现调整。上述消息援引业内人士说法，截至发稿，三星电子、台积电及英伟达均未予官方确认。
报道称，英伟达已要求三星电子、SK海力士、美光科技三家NVHBM供应商，针对NVHBM项目统一采用台积电3纳米工艺制造基底芯片，同时将核心芯片（Core Die）统一至第六代DRAM（1c）工艺。三星电子负责晶圆代工业务的设备解决方案（DS）部门经内部评估后，向三星存储事业部输出评估意见，后者接受了上述要求。英伟达提出统一工艺要求，主要考虑在于三家存储厂商的基底芯片实现方式存在差异，同一套设计难以保证成品性能一致；统一制造工艺可减少针对不同供应商分别开展的产品验证工作量，同时扩大合格供货来源，提升供应保障能力。据了解，NVHBM为英伟达今年8月发布的定制HBM方案，基于HBM4E架构开发，其核心改动是将英伟达自研的内存控制器集成至基底芯片，不再由GPU侧承担全部控制功能。据英伟达方面提供的数据，相较标准HBM4E产品，NVHBM内存带宽最高提升30%，功耗降低约15%。
三星电子此前对HBM采取一体化自产模式，核心芯片与基底芯片均由其内部产线完成。今年量产的HBM4，基底芯片采用三星自家4纳米（SF4）逻辑制程；规划中的HBM4E同样基于SF4，后续HBM5则计划升级至2纳米（SF2）工艺。
三星电子接受该安排，与其自身产能状况亦有关联。据业界测算，三星SF4逻辑产线目前月产能约3万片晶圆，其中50%至60%已分配给HBM4基底芯片，折合约1.5万片/月，需优先满足自有HBM4、HBM4E的量产需求。在产线接近满负荷运行的情况下，再为NVHBM单独配置先进逻辑产能存在实际困难。财务层面，三星代工部门亏损规模已由2025年的6.74万亿韩元收窄至2026年的3.92万亿韩元，降幅约41%，HBM等高毛利产品被视为改善其盈利能力的重要支撑。
报道同时指出，此次调整仅针对NVHBM项目。标准HBM产品，以及面向AMD等其他客户的定制产品，三星仍将维持一体化自产模式。此外，三星正在评估由自家晶圆厂生产NVHBM基底芯片的可行性，作为应对未来台积电产能不足的预案。另据业界消息，由台积电代工的基底芯片，其设计与优化支持工作将由三星存储事业部主导，而非此前的系统LSI与代工部门。
另两家供应商的路径亦在调整之中。SK海力士的HBM4基底芯片已采用台积电12纳米工艺，3纳米工艺正被优先安排至HBM4E及后续定制NVHBM产品。美光科技则表示，其NVHBM与标准HBM4E的基底芯片均将交由外部代工厂生产，其中NVHBM预计2027年实现量产。美光首席运营官马尼什・巴蒂亚称，定制化的NVHBM将获得更高的平均售价与毛利率水平。
业界观点认为，随着定制HBM将更多逻辑功能迁移至基底芯片，DRAM制程与逻辑制程的协同要求显著提升，存储厂商与晶圆代工厂之间的分工边界正在重构。对台积电而言，其在HBM供应链中的角色已由封装环节的合作方，延伸至英伟达指定的基底芯片代工方；这一变化也使先进逻辑产能的分配，成为影响后续供应的关键变量。
需要注意的是，上述信息目前仍属媒体援引业内人士的说法。NVHBM的量产分工、台积电3纳米产能的具体分配，以及30%带宽提升、15%功耗下降等性能指标的实际兑现情况，均有待后续验证。公开资料显示，台积电3纳米工艺同时服务AI芯片与高端手机芯片等需求，产能竞争客观存在。
截至发稿，三星电子、台积电、英伟达均未就上述报道作出回应。
热门跟贴