随着算力芯片的功耗越来越高，供电这件事也变得越来越难办。电流的需求持续增加，去耦电容必须无限贴近芯片才能够改善供电性能。
企业研发团队面临的麻烦远不止于此，电容、基板和仿真往往要分别找不同厂商对接，各家接口互不兼容，出了问题有时还会互相推诿，导致工程师的精力大量消耗在沟通和适配上。
中介层产能紧缺、排期时间长，更是让项目进度充满了不确定性。既然电容必须贴近芯片，甚至要埋进封装内部，为何不能有一家供应商，把电容、中介层以及前期仿真一起打包做了？
破局之道：从器件供应商到系统级交付商
为何需要打包做？这是因为在之前的芯片研发模式里，产业链的分工十分明确。做逻辑芯片设计的公司只负责 GPU 和 SOC 芯片的设计，做封装测试的负责把芯片给包起来，各种电子元器件则由专门的供应商负责提供。这种模式在芯片制程比较宽裕的时代运转得很好，但是随着 AI 算力芯片的快速迭代，传统边界正在被打破。
当芯片的算力愈来愈强，它需要的电流也愈来愈大，而且电流的变化速度极快。为了应付这种瞬态的大电流，供电网络的设计必须非常精细。
前面提到，作为供电网络里的蓄水池，去耦电容必须被安放在离芯片核心非常近的位置，甚至要被直接埋进封装内部或中介层里。这就导致了一个跨界的难题，那些原本只负责做元器件的厂商，现在必须懂得先进封装的工艺；而原本只负责芯片封装的企业，又需要熟悉元器件的物理特性。一旦这些环节分属于不同企业，大量时间就会浪费在跨公司的技术对齐和反复验证上。
假设有一个厂商能够把从底层器件到先进封装的全链路打通，直接将一个完整方案交付给客户，那么研发效率将会得到极大的提升。
其实很多头部企业的研发团队，并不害怕技术本身的挑战，他们最头疼的是在几家供应商之间来回地传话，一旦出现了兼容性问题，通常需要耗费几周甚至几个月时间去排查责任，这种内耗严重拖慢了产品上市的步伐。
来自苏州的凌存科技给出的解决方案，正是上面这种系统级的统筹交付。他们放弃提供单一器件的做法，把高容硅电容、硅中介层以及先进封装和仿真设计整合在一起，从而能够输出完整的供电网络解决方案。
在当前的行业生态中，兼具硅电容制造与硅中介层制造能力的企业并不多见，凌存正在把这两块关键拼图放在同一个屋檐之下，这样一来就能为算力芯片客户提供一站式的系统级交付服务。
这种身份上的转变，意味着凌存需要承担更多的系统工程责任，但也意味着客户可以省去大量多头对接的麻烦。对于算力芯片这类动辄涉及千万级研发投入的项目来说，供应链的确定性往往比单项参数的领先更加重要。
凌存的解法：从第一天就介入，让专业的人包揽系统难题
当客户开始规划下一代算力芯片的时候，凌存团队能够在项目的第一天就会介入。在传统的采购模式里面，客户往往需要自己先完成初步设计，然后再去市场上寻找参数合适的元器件，拿回来测试之后一旦发现不匹配，就得再去重新选型，过程之中充满了盲盒般的试错风险。
而在凌存的新模式之下，仿真团队会带着专业的设计平台提前驻场，协助客户把电源完整性分析和信号完整性分析做在前面。芯片内部的供电就像城市的自来水管网一样，水压要足够的大，供水要足够的快，还要保证管道不会因为水压变化导致破裂。
通过前期的仿真分析，工程师能够提前排查出潜在的阻抗不匹配问题，从而能够避免大量无谓的返工。很多高密度的封装设计，因为其内部布线极其复杂，假如没有前期的精准模拟，很容易在流片之后才发现供电不足，最终造成巨大的经济损失。
在供电的核心器件上，凌存打造了 HD 系列高容硅电容。传统的陶瓷电容在应对极高频率的电流波动的时候，通常受限于材料的物理特性，容易产生比较大的寄生电感，导致电容反应较为迟钝。
凌存的高容硅电容系列，采用 12 英寸工艺，基于 DTC+VIC 双制造平台，容值密度最高能够达到 3500 nf/mm2，等效串联电阻只有 0.9 mOhm-mm2，等效串联电感更是只有 0.5 pH-mm2。Interposer 产品系列中，具备 5UTM+内嵌电容 1200 nf/mm2 和 9UTM+内嵌 2100 nf/mm2，2 种产品平台，用于满足不同客户的不同 HBM 系列的需求。
这些极致的物理参数，意味着它可以用极快的速度响应电流的波动，把电压牢牢地控制在合理的范围内。更加重要的是，因为其采用了与芯片制造相似的半导体工艺，所以这种电容的一致性非常高。
客户在拿到大批量产品的时候，完全无需像过去使用陶瓷电容那样进行繁复的海量筛选和校准，直接就能够投入自动化产线，为大规模的量产扫清了障碍。借此生产出来的高一致性的元器件，让工程师在写设计报告和做可靠性评估时也能心里更有底。
把供电的问题解决之后，互联的问题同样不容忽视。当前，算力芯片已经进入多芯片集成的时代，各个功能模块的芯片需要通过高密度的线路连接在一起。
凌存研发的硅中介层与硅桥方案，就是为此打造的一个物理底座。其工艺能够支持最大 9 层铜加 1 层铝的金属互联，凸块间距可以做到小于 40 微米，能够满足下一代高密度引脚的需求。
在实际应用之中，HD 系列硅电容负责在狭小的封装空间内带来稳定的电力去耦，而硅中介层和硅桥则负责在芯片之间搭建一条高速的信息通道。这两者在凌存内部就已经完成了原厂的适配和验证，因此客户拿到的是一套已经严丝合缝对齐好的组合，不用再担心不同厂商产品之间的兼容性问题。
这种从供电到互联的打包式解决方案，极大降低了先进封装的设计门槛，让更多有创意的芯片架构有了落地的希望。
行业内常有误解，认为做系统方案就是把各家便宜料号拼凑起来赚差价，单项指标肯定不如专攻单品的厂商。但凌存的逻辑恰恰相反：并非做不好电容才去做系统，而是单兵作战能力足够顶尖。 凭借国内率先量产的垂直互连电容工艺，凌存的高容系列硅电容本身就具备代差级的性能优势。
升级为系统级方案商，是因为凌存敏锐捕捉到了客户的需求。客户苦于多头对接不同供应商，渴望一站式交钥匙方案。基于“解决客户真实痛点”的初衷，凌存凭借“顶尖硅电容设计 + 系统级仿真 + 硅中介层设计”的复合能力，顺理成章地成为了“解题者”。
为了更加直观地了解这套系统级方案在客户实际应用中的表现，以及凌存在技术演进上的思考，我们与凌存科技的 CTO Albert Lee 进行了一次快闪交流，听听他如何看待算力芯片供电网络设计的痛点与未来。
直面硬核：与凌存 CTO 的五个快问快答
DeepTech：很多人的印象里面，凌存是做硅电容的，为何现在要强调系统级方案商这个身份？
Albert Lee：我们的核心技术依然聚焦在硅电容上。不过，随着客户使用场景的变化，芯片工作频率和负载电流不断提高，封装技术也在向更高密度的先进封装演进。在这种趋势下，电容越来越依赖系统环境来发挥最大效果。比如把电容放在不同的封装位置、采用不同的互联方法，最终对芯片的实际供电效果会有较大差异。
这也是为什么我们在前期就会紧跟客户的信号完整性与电源完整性封装要求，对电容的外形、容量、寄生参数、耐压能力等进行协同优化。这不仅影响性能，也关乎整体方案的可靠性。我们之所以强调系统级方案，就是从客户真实的应用需求出发，把封装、电容以及硅中介层等一起通盘考虑，让产品真正体现在系统性能上，消除客户在真实应用场景中的可靠性担忧，从而最好地满足客户的供电与互联需求。
DeepTech：头部算力客户现在最头疼的是中介层产能和供电网络适配。凌存同时做高容硅电容和中介层，在实际交付中能给客户省下哪些事？
Albert Lee：首先关于硅中介层产能问题，这确实是全球普遍存在的痛点。我们在过程中会与晶圆制造厂、封装伙伴协同合作，提早对工艺路线进行匹配选择、设计规划。同时，我们也会向客户推荐合适的供应商或硅中介层方案选型。这样可以避免大量客户集中在同一个代工节点导致无法交付，从而解决设计和交付计划中资源分配的不确定性。
关于供电网络适配，这确实是我们的一大优势。如果在项目一开始，客户把电容、封装等环节分开设计，通常需要自己去协调各种规格和安放位置。后续任何一个场景发生变化，都会牵动其他环节。很多芯片设计如果没有提前考虑封装和供电，会导致设计规格与最终产品规格出现较大落差。而我们提前介入，可以把整个供电网络和电源配置一起优化。客户不需要分开去找各个方案自己完成系统适配再去迭代，这能有效缩短交付周期，并且在出问题时也能更明确地追溯来源并解决。
DeepTech：把电容直接嵌进封装，甚至做进中介层，这对工艺和材料的要求肯定非常高。凌存是如何保证高可靠性的？
Albert Lee：高可靠性与前面提到的协同合作密切相关。电容嵌入封装后，不仅取决于电容本身的材质和结构，也与使用场景和工艺过程强相关。比如客户的电流容差、漏电或击穿条件不同，最终在使用场景中可能遇到一上电就击穿的挑战。我们会从应用层面直接介入来避免这种场景。
另外，我们与代工厂、封装厂等各方紧密协作，确保在引入新工艺时不会产生可靠性疑虑。前期我们会和封装厂把嵌入封装的流程完整跑通，确保工艺上不存在可靠性隐患，之后才会交付给客户使用。我们主要从这些方面来保证整体方案的可靠性。
DeepTech：您提到了 Day 1 介入，凌存的设计与仿真平台在客户研发早期究竟能发挥多大价值？
Albert Lee：最大的价值在于，客户在设计阶段就能考虑到信号完整性、电源完整性以及板级、封装之间的相互影响，并能在架构和布局上完成实时优化。很多时候客户没有考虑整个系统的条件，而我们的经验和方案能帮客户节省时间，降低迭代次数。
比如根据负载条件和电容模型，综合评估瞬态压降或阻抗表现。客户借此可以判断需要多少电容、放在哪里、回流路径怎么安排，从而节省反复修改和调试的时间，降低成本、缩短迭代周期，让产品更快推向市场。当然，仿真的边界条件后续需要不断校准，我们会和客户强绑定做协同。毕竟现在高负载、高频的先进封装是一个集成动作，必须从整个系统上去考量。
DeepTech：面向未来的 2.5D/3D 异构集成和 Chiplet 趋势，凌存的供电网络全链路方案接下来会往哪个方向演进？
Albert Lee：我们会持续往先进供电结构方向发展。目前业内非常关注集成稳压器，我们已经开始和国内好几个头部团队合作推进相关方案。无论是传统的电感式还是开关电容式，针对里面的电容参数、结构、技术路径以及供电路径中的寄生问题，都是我们开发的方向。
除此之外，我们也在积极与硅中介层的设计方案协同。在 2.5D/3D 异构集成系统中，存在不同电压和动态负载的情况，我们正在往动态负载方向研发，以覆盖多电容域之间的耦合与共享回流路径，确保它们之间的相互影响和协调适配更完善。最终，我们希望把硅电容、硅中介层、集成稳压器这些先进方案更紧密地结合起来，在满足可靠性和可制造性的前提下，完善芯片底下的供电效率和信号完整性需求。
结语
算力芯片的研发无疑是一场与时间的赛跑，在瞬息万变的市场之中，谁能够更快地把产品推向市场，谁就能够占据先机。凌存所做的事情，就是把这些繁琐、耗时且容易出错的对接环节实现内部化。
通过提供从仿真设计、到器件制造、再到先进封装互联的全链路服务，他们把完整的系统级方案交到了客户手中。对于企业研发团队而言，省下反复沟通以及磨合的精力，意味着可以把最聪明的大脑集中在最核心的逻辑架构设计上面。
算力竞争比拼的是速度，省下了时间就等于赢得了市场，凌存这种系统级交付的模式，正在为国产算力芯片的快速落地提供有力支撑，也让产业链上下游看到了协同创新的更大天地。
热门跟贴